硬核（Hard IP Core）同样是所说的EDA芯片设计的第四阶段的结果

VHDL所描述的内容最终是要通过硬件实现的。传统的VHDL的应用方式是获得两种物理实现之一，即FPGA/CPLD或ASIC。但是，目前VHDL的应用具有一种新的形式，即由VHDL形成知识产权核或称IP核(Intellectual Property Core)。IP核逐渐以商品的形式出现在市场上，而且正以每年30%以上的速度增长，VHDL在这方面的应用愈来愈多。

比如，FPGA/CPLD厂商在FPGA/CPLD中预先嵌入IP核，如微控制器(MCU)，数字信号处理器(DSP)，典型模拟电路，模/数(A/D)转换器，数/模(D/A)转换器等，为FPGA/CPLD增加了功能。FPGA/CPLD正在向可编程片上系统(SoPC)方向发展。

ASIC则强调采用IP复用(IP Reuse)设计方法来缩短其面市时间，降低其投片试制风险。

上述两个方向的技术发展都与新兴的IP核技术有关。IP核可分为软核、固核、硬核三种。

软核(Soft IP Core)是指前面所说的EDA芯片设计的第二阶段，即寄存器级(RTL级)的设计结果，且经过了RTL级仿真验证。

固核(Firm IP Core)是指我们前面所说的EDA芯片设计的第四阶段的结果，即经过了FPGA实物验证的设计结果。

硬核(Hard IP Core)同样是所说的EDA芯片设计的第四阶段的结果，但特别针对经过了ASIC工艺验证的设计结果。

很显然，从FPGA的角度看固核最有价值。而从ASIC角度看则硬核最有价值，因为要将固核转化成硬核具有我们已提到过的投片风险。软核则由于它与工艺和器件均无关，具有高度的灵活性，从而具有其独特的价值。作为电路与系统或IC设计工程师和研究人员，必须具备读懂和研发软核、固核的能力。