赛灵思发布利用68亿个晶体管打造的可编程逻辑器件

21ic讯 赛灵思公司 （Xilinx, Inc.）日前宣布推出首批 Virtex®-7 2000T FPGA，这是利用68 亿个晶体管打造的世界容量最大的可编程逻辑器件，为客户提供了无与伦比的200 万个逻辑单元，相当于 2,000 万个 ASIC 门，专门针对系统集成、ASIC 替代以及 ASIC 原型和模拟仿真的市场需求。堆叠硅片互联 (SSI) 技术的应用成就了赛灵思大容量FPGA，而2.5D IC堆叠技术的率先应用， 使得赛灵思能够为客户提供两倍于同类竞争产品的容量并超越摩尔定律的发展速度。 而这是单硅片FPGA在 28nm工艺节点所根本无法实现的。客户利用赛灵思 Virtex-7 2000T FPGA可以 替代大容量ASIC，在总体投入成本相当的情况下， 把开发时间提高2/3；同时创建集成系统，提高系统带宽，并因为避免了I / O互连而大幅降低功耗。此外还可以加速先进ASIC系统的原型设计和模拟仿真。

赛灵思可编程平台开发高级副总裁 Victor Peng 指出：“Virtex-7 2000T FPGA 标志着赛灵思创新和行业协作史上的一个重大里程碑。对于客户而言， 其重大意义在于如果没有堆叠硅片互联 (SSI) 技术，至少要等演进到下一代工艺技术，才有可能在单个FPGA中实现如此大的晶体管容量。现在，有了Virtex-7 2000T FPGA， 客户能立即为现有设计增添新的功能，不必采用 ASIC，单个FPGA 解决方案就能达到3-5个 FPGA 解决方案的功能，因而可大幅降低成本。或者现在就可以开始采用我们的最大容量FPGA进行原型设计和构建系统仿真器，和通常的更新换代速度相比， 至少可以提前一年时间。”

从历史上看，FPGA 产品系列中的最大器件通常是最后才向客户推出的，这是因为半导体工艺的发展有一个爬斜坡的过程，最大器件的单位晶圆良率达到一定水平才能在经济上做到可行，这是需要时间的。赛灵思的 SSI 技术突破了这一挑战，通过将四个不同 FPGA 芯片在无源硅中介层上互联，构建了世界最大容量的可编程逻辑器件，从而解决了无缺陷大型单芯片的制造挑战。

ARM 设计技术和自动化副总裁 John Goodenough 指出：“ARM 公司很高兴与赛灵思合作，在我们的验证基础架构中部署业界领先的 Virtex-7 2000T 器件。这一新型器件支持一种灵活而有针对性的模拟仿真架构，能大幅提升容量，使我们能够针对ARM的下一代处理器更加轻松地进行全面的系统验证与确认。”

Virtex-7 2000T 器件还为设备制造商提供了一个集成的平台，能帮助他们在提升性能和功能的同时降低功耗。由于消除了电路板上不同 IC 间的 I/O 接口，系统的整体功耗得以显著降低。同时，因为电路板上需要的 IC 器件数量减少，客户能降低材料清单成本、测试和开发成本。此外， 由于芯片在硅中介层上并排放置，SSI 技术能够避免多个芯片堆叠造成的功耗和可靠性问题。中介层在每个芯片间提供 10,000 多个高速互联，可支持各种应用所需要的高性能集成。

Virtex-7 2000T FPGA为客户提供了通常只有大容量 ASIC 才具备的容量、性能和功耗水平，更增加了可重编程的优势。由于越来越多的系统和市场对 ASIC 的开发成本感到难以承受，Virtex-7 2000T FPGA 为那些面临 ASIC 修改风险和超过5,000万美元的28nm 定制 ICNRE成本的设计， 提供了一个独特的、可扩展的替代解决方案。

赛灵思所有 28nm 器件（Artix™-7、Kintex™-7、Virtex®-7 FPGA 和 Zynq™-7000 EPP）均采用统一架构，能够在同一系列的不同产品间以及不同系列的产品间支持设计和 IP 重用。这些器件均采用台积电的 28nm HPL（低功耗高介电层金属闸技术）工艺制造，这样制造出来的 FPGA 静态功耗比同类竞争产品降低一半。随着器件容量的增大，静态功耗降低的意义越发显著。Virtex-7 2000T 相对于采用多个FPGA实现的设计方案而言，功耗更低，其中 28nm HPL 起到了关键作用。