应对FinFET挑战 新思科技Customs Compiler简化定制设计

随着英特尔、三星和台积电全面量产14/16纳米工艺，且积极朝10纳米、7纳米迈进，半导体技术已正式跨入FinFET时代。不过，FinFET工艺节点无论在设计上，还是制造端，都对工程师提出更多挑战，特别是模拟与数字的混合电路设计变得更加复杂，定制设计工程师将不得不进行更多人工干预，从而花费更多时间方能完成从设计到仿真的全部任务流程。为此，新思科技(Synopsys)日前推出了新一代的Custom Compiler定制设计解决方案，其中革新性地采用了可视化辅助设计，配合Layout、Template、In-Design和Co-Design四种辅助功能，可有效简化定制设计流程，大幅缩短设计时间。根据新思科技Marketing Director Dave Reed的介绍，可以将以前1小时的任务，缩短至8分钟。

FinFET节点，电路设计复杂度倍增

“随着14/16纳米工艺产能的提高，越来越多设计公司开始将其纳入计划，而且我们发现国内公司往往更加偏受采用先进工艺。因此，FinFET的应用正在成为市场趋势。”在对Custom Compiler进行产品发布时，Dave Reed首先提到。

但是，Dave Reed同时也表示，FinFET的出现将对定制设计人员带来更多新的挑战。比如设计规则(Design Rule)将变得更加复杂，相比28纳米，16纳米的设计规则至少增加了一倍。这使得以往一个相对简单的器件，设计与仿真都变的更为复杂。

如果进一步分析还会发现，FinFET对物理设计带来的挑战更大。“以电迁移(EM)和电压降(IR)为例，由于电路线宽变小，电流密度增大，将会造成更强的电迁移效应，同时更加容易导致电压降的出现。这些都是导致设计规则增加的重要原因，整个电路设计的布局布线(Layout)将变得特别复杂。”Dave Reed表示。

正是由于行业开始转向FinFET工艺节点，定制设计人员的生产效率面临挑战，需要新的解决方案弥补原有的落差。

定制设计新阶段，可视性辅助自动化

其实，定制版图一直都是集成电路设计的最大瓶颈。因为在数字电路部分，整个过程设计人员都可以通过工具辅助完成，工程师只需要设计逻辑部分，其中的物理设计可以通过约束条件实现。“但是定制版图不同，定制版图任何工艺上有一点不同的要求，都需要人工进行处理。所以，即使到了现在，定制版图仍是每个公司集成电路开发最慢的一个环节。”Dave Reed表示。

回顾定制版图的设计发展历程，大致经历了四个阶段：最初是手工阶段(Manual Layout)，即用手工绘制版图阶段。此后随着计算机的普及，开始进入计算机辅助阶段(Computerized Layout)，工程师可以在计算机上画版与修改。第三阶段是电路驱动阶段(schematic Driven Layout)，即用工具保证电路和版图之间的对应关系，有效减少了电路的连接错误。第四个阶段是约束条件驱动阶段(constraints Driven Layout)。这个阶段的工具变得更加自动化。设计人员只要设置好约束条件，即可以让工具自动产生部分布局布线，提高了工作效率。

FinFET时代的到来，对混合信号设计提出了更多挑战。不同于数字电路，数字的布局布线关注点主要在时序和面积上，只要设好约束条件，工具即可自动部署。而模似电路部分要考虑的维度却有很多，很难像数字那样，被抽象成时序和面积等少数的约束条件，模拟电路也就很难仿照数字电路，通过约束条件进行版图设计。

“所以，新思科技为了解决上述问题，提出了新的辅助设计方案，即可视性辅助自动化，帮助定制设计人员提升工作效率。”Dave Reed表示，“可视化辅助的版图设计是一个新的流程。它在‘约束条件辅助’的基础上又往前走了一步，可以通过图形化的界面帮助定制设计人员，产生真正需要的约束条件。我们甚至可以在一个电路设计之初，就先分析它的拓扑结构，给出参考，定制设计人员可以基于这些参考，逐步尝试，最终达到最佳方案。这是一个逐渐优化过程。相比条件驱动的设计，视觉辅助自动化加快了版图设计的速度，无需迫使用户创建基于文本的约束条件或使用晦涩的语言编写代码。反之，它使用版图设计人员熟悉的方式，即图形界面鼠标操作。当设计人员创建版图时，Custom Compiler自动推断所需的约束条件，自动执行单调的步骤。”

四大辅助功能，解决布局挑战

基于可视性辅助自动化，Custom Compiler提供了四种辅助功能：Layout、In-Design、Template和Co-Design，有助于设计人员更加自然地加快定制设计。

具体来说，Layout 辅助功能可以借助视觉引导提高布局布线速度。该功能允许用户连续改进，无需预先输入任何文本约束条件，在工具自动提供的版图设计选择中逐步得到完全可控的结果，。In-Design 辅助功能通过在版图设计的同时捕捉物理和电气错误，降低成本高昂的设计迭代次数。Custom Compiler提供速度极快并始终保持激活状态的嵌入式设计规则检查(DRC)引擎，电迁移检查引擎以及电阻和电容提取引擎。Template辅助功能可以通过智能识别与先前完成的电路类似的电路，支持用户将相同的布局布线模式当作模板用于新的电路。Co-Design Assistants可以让用户自由地在Custom Compiler与 IC Compiler之间来回切换，使用各自的功能持续改善自己的设计，IC Compiler用户可以对其数字设计执行定制编辑，Custom Compiler用户可以利用IC Compiler在自己的定制设计中实施数字模块。

“Layout 辅助功能提高布局布线任务速度;Template辅助功能简化复用流程;In-Design 辅助功能在最终物理验证前捕捉物理和电气错误;而Co-Design辅助功能可将IC Compiler和Custom Compiler结合，形成一个统一的数字化和定制设计实施解决方案。”Dave Reed总结指出。

此外，Dave Reed还指出，Custom Compiler是整个新思科技Galaxy Design平台的组成之一。它与IC Compiler、Design Compiler、StarRC等共同为工程师提供完整的设计仿真工具的解决方案。