FPGA
-
故障注入与可靠性：FPGA模拟SEU与TMR设计实战
在航天电子、核能控制等高可靠性领域，单粒子翻转（SEU）已成为影响系统稳定性的头号威胁。某卫星通信项目曾因未考虑SEU效应，导致星上计算机在南大西洋异常区频繁死机。通过FPGA故障注入测试与三模冗余（TMR）设计，系统抗辐射能力提升1000倍，这一实践揭示了硬件可靠性设计的核心方法论。
-
DDR控制器调优：破解FPGA外挂DDR带宽瓶颈的底层密码
在AI加速、4K视频处理等高性能计算场景中，FPGA外挂DDR的带宽利用率常成为系统性能的"阿喀琉斯之踵"。某自动驾驶芯片项目曾遭遇这样的困境：DDR4-3200理论带宽达25.6GB/s，但实际测试仅达14.2GB/s，带宽利用率不足55%。经过深入调优，最终将带宽利用率提升至82%，这一蜕变过程揭示了DDR控制器调优的三大核心维度。
-
AI芯片架构：NPU在FPGA上的映射与脉动阵列实现
在AI芯片架构的演进中，NPU（神经网络处理器）与FPGA（现场可编程门阵列）的结合正成为边缘计算领域的重要突破。这种异构架构通过将NPU的专用计算能力与FPGA的可重构特性深度融合，在能效比、灵活性和实时性之间实现了完美平衡，尤其在自动驾驶、工业视觉等场景中展现出独特优势。
-
FPGA原型验证系统中的多片互联与时钟分配：破解仿真加速的两大难题
在SoC设计进入10亿门级时代后，单片FPGA已无法满足原型验证的容量需求，多片FPGA互联成为必然选择。然而，跨芯片信号同步与时钟分配问题随之浮现，成为制约仿真速度的关键瓶颈。本文将结合实际案例，解析多片FPGA原型验证系统中的互联架构优化与时钟分配策略。
-
RISC-V核在FPGA上的移植：调试陷阱与自定义指令扩展流程
在FPGA上移植RISC-V核并实现自定义指令扩展，已成为推动嵌入式系统创新的关键路径。这一过程既充满技术挑战，也蕴含着性能优化的巨大潜力。本文将结合实际案例，深入剖析调试过程中的常见陷阱，并阐述自定义指令扩展的完整流程。
-
低功耗设计：FPGA的时钟门控与电源域管理实战
在物联网、可穿戴设备和边缘计算等电池供电场景中，FPGA的功耗优化已成为设计成败的关键。传统通过降低时钟频率或缩小器件规模降功耗的方法，往往以牺牲性能为代价。而时钟门控（Clock Gating）和电源域管理（Power Gating）作为两项核心低功耗技术，能够在不显著影响性能的前提下，实现30%-70%的功耗降低。本文将结合Xilinx Zynq UltraScale+和Intel Cyclone 10 GX平台，解析这两项技术的实战应用。
-
FPGA资源榨取：利用DSP Slice实现高效矩阵乘法运算
在数字信号处理（DSP）和人工智能（AI）加速领域，矩阵乘法是核心运算之一。FPGA凭借其可重构特性，成为实现高性能矩阵乘法的理想平台。其中，DSP Slice作为FPGA中的专用算术单元，能够以极低功耗实现高吞吐量的定点或浮点运算。本文将深入探讨如何通过优化DSP Slice的利用，实现高效的矩阵乘法运算。
-
拒绝时序违例：Xilinx/Intel FPGA中的关键路径分析与流水线优化实战
在FPGA设计中，时序违例如同隐藏的定时炸弹，轻则导致功能异常，重则引发系统崩溃。本文以Xilinx和Intel FPGA为平台，结合实战案例，解析关键路径分析与流水线优化技术，助你彻底告别时序违例。
-
基于FPGA的软件定义无线电：从数字下变频到IQ数据的可视化
在5G通信与物联网快速发展的今天，软件定义无线电（SDR）技术凭借其灵活性和可重构性，正在重塑传统无线通信架构。FPGA作为SDR的核心处理单元，通过硬件加速实现从射频信号到数字基带的全流程处理。本文将以Xilinx Zynq系列FPGA为例，解析数字下变频（DDC）到IQ数据可视化的完整实现路径。
-
FPGA调试神器：JTAG至Avalon-MM桥接器实现内部寄存器高效读写
在FPGA开发中，调试内部寄存器常面临两大难题：一是需要为每个寄存器设计专用调试接口，二是传统逻辑分析仪难以捕捉瞬态信号。JTAG至Avalon-MM桥接技术通过复用标准调试接口，为工程师提供了一种零侵入、高灵活性的寄存器访问方案。本文将以Altera（现Intel FPGA）平台为例，解析该技术的实现原理与工程实践。
-
基于FPGA的神经网络加速器：INT8量化与UltraScale+部署实践
在人工智能技术飞速发展的今天，神经网络模型的规模与复杂度呈指数级增长，这对硬件计算能力提出了严苛挑战。传统GPU在功耗与成本上逐渐显现瓶颈，而FPGA凭借其可定制化并行架构与低延迟特性，成为神经网络加速领域的新兴力量。本文将聚焦于如何通过INT8量化技术压缩模型，并高效部署至AMD UltraScale+ FPGA平台。
-
解决“毛刺”隐患：如何在RTL编码中避免组合逻辑产生的瞬态错误
在FPGA设计中，组合逻辑的毛刺（Glitch）如同隐藏的定时炸弹，可能引发系统误动作、数据错误甚至硬件损坏。某通信设备项目曾因未处理的毛刺导致误码率飙升，最终通过RTL编码优化解决问题。本文将系统阐述毛刺的产生机理及工程化解决方案。
-
FPGA中的数字信号处理：CIC滤波器与FIR滤波器的资源消耗对比
在FPGA数字信号处理领域，CIC（级联积分梳状）滤波器与FIR（有限脉冲响应）滤波器是两种核心架构，其资源消耗特性直接影响系统性能与成本。本文通过实际工程案例与优化策略，揭示两者在资源占用、设计复杂度及适用场景的差异。
-
RISC-V核在FPGA上的移植全流程：从指令集仿真到硬件比特流
在AIoT设备开发中，某团队曾尝试将开源RISC-V核移植到FPGA实现边缘计算，却因未充分验证指令集兼容性导致系统频繁崩溃。这一案例揭示了RISC-V移植的关键挑战：如何在保持指令集完整性的同时，实现硬件资源的高效利用。本文将系统阐述从软件仿真到FPGA比特流生成的全流程方法。
-
ASIC原型验证：基于FPGA的SoC软硬件协同仿真环境搭建指南
在AI芯片设计领域，某团队曾因原型验证阶段缺乏真实硬件环境，导致流片后发现内存控制器与DDR4接口存在时序冲突，造成6个月的项目延期。这一案例凸显了ASIC原型验证的重要性——在流片前通过FPGA搭建真实硬件环境，可提前暴露80%以上的设计缺陷。本文将系统阐述如何构建高效的SoC软硬件协同仿真平台。
-
FPGA资源优化：DSP Slice与BRAM协同实现高效矩阵乘法
在深度学习加速器和信号处理系统中，矩阵乘法是核心运算单元。某AI芯片项目通过优化矩阵乘法实现，将计算效率提升3倍，同时降低40%的功耗。本文将深入解析如何利用FPGA的DSP Slice与BRAM资源，通过架构级优化实现高效的矩阵乘法设计。
-
Verilog还是SystemVerilog？基于UVM的FPGA验证环境搭建实战
在FPGA验证领域，Verilog与SystemVerilog的选择常引发争议。前者作为硬件描述语言的基石，以简洁的语法和强大的RTL设计能力著称；后者作为其超集，通过面向对象编程、约束随机化和功能覆盖率等特性，成为现代验证方法学的核心。当涉及基于UVM（Universal Verification Methodology）的复杂验证环境搭建时，SystemVerilog的优势尤为显著。
-
MathWorks 加入 EDGE AI FOUNDATION，推进面向工程化系统的嵌入式 AI 发展
全新合作将支持工程师在 MATLAB 和 PyTorch 中构建 AI 模型，将其集成到系统仿真中，并部署到嵌入式设备
-
智能汽车 FPGA 应用激增：技术、需求与产业变革的三重驱动
在汽车 “新四化”(智能化、电动化、网联化、共享化)浪潮下，智能汽车正从机械代步工具向移动智能终端快速演进。随着高级驾驶辅助系统(ADAS)、自动驾驶、智能座舱、车联网等技术的深度渗透，汽车电子架构日益复杂，对芯片的实时性、灵活性、算力、可靠性提出了前所未有的要求。在此背景下，被誉为 “电子乐高” 的 FPGA(现场可编程门阵列)正成为智能汽车的核心硬件，应用规模与场景持续扩张。据 Gartner 预测，2020-2026 年全球 FPGA 市场规模将从 55.85 亿美元增至 96.9 亿美元，年均复合增长率达 9.6%，其中汽车电子领域增速最快，2024 年中国车载 FPGA 出货量激增 240%。FPGA 之所以在智能汽车中愈发重要，核心源于技术特性匹配、应用场景刚需、产业生态成熟三大维度的深度契合。
-
莱迪思加入英伟达(NVIDIA) Halos生态系统，通过Holoscan传感器桥接技术提升物理人工智能安全性
中国，上海——2026年3月26日——低功耗可编程领域的领导者，莱迪思半导体(NASDAQ: LSCC)今日宣布正式加入英伟达(NVIDIA) Halos AI系统检测实验室生态体系。该实验室是首个获得美国国家标准协会认证委员会(ANSI National Accreditation Board，ANAB)认证、针对人工智能驱动的物理系统的检测实验室。此项合作在英伟达 GTC 2026大会上正式公布，莱迪思将与英伟达及其他Halos生态成员携手，开发基于Halos认证的Holoscan传感器桥接技术的物理人工智能 (AI) 方案，并随着行业不断发展，助力制定最佳实践方案。
