通过使用Basys 3开发来回顾FPGA设计的基础知识以及与简单执行器的接口

多年来，在超过100个Hackster项目中，我们研究了一些非常深入和复杂的解决方案，从机器人到视觉处理，创建自己的硬件，当然还有涵盖数学等概念的项目，以及fpga中的滤波。

在这个项目中，我想回顾一下基础知识，看看我们如何与不同类型的开关、按钮、led和显示器进行交互，这样我们就可以了解更多，当我们在其他应用中使用它们时，我们可以最好地解决它们。

所以在这个项目中，我们将使用Basys 3开发板以及一些Pmods来提供额外的接口。

对于这个项目，我们将使用

•Pmod ENC -正交编码器

•按钮

•发光二极管

我们的目标是教授以下内容

•如何消除一个开关的弹跳

•如何阅读正交编码器

•如何驱动led有不同的强度使用脉宽调制

让我们开始吧，当然，这些技术和代码将能够在任何具有类似开关，显示器和led的FPGA板上使用。

消除弹跳

Basys 3有两种开关，一个按钮和滑块，当开关被翻转、滑动或按下时，我们正在断开或建立电气连接。开关不做一个干净的即时连接，而是在稳定之前，他们先断断续续地接触。这种断断续续的初始接触导致被称为开关弹跳。

开关弹跳如下图所示，在开关打开或断开之后有许多过渡。反弹可能是全振幅或部分振幅反弹。

当我们想要在应用程序中对开关进行采样时，我们需要考虑可能发生的任何开关反弹。如果不这样做，就意味着我们可能会多次注册操作，这将是困难的。

在真实的硬件世界中，开关反弹可能如下所示，这是Basys 3上的一个按钮开关的示波器捕获。

通常一个开关可能会反弹几毫秒，所以我们需要在FPGA中考虑到这一点。

值得庆幸的是，在使用fpga中的开关时，我们可以使用几种技术来消除它们的反弹。所有这些都包括使用同步设计，因此我们需要做的第一件事是将开关输入同步到正确的时钟域。

如果你不熟悉为什么我们需要同步到时钟域。这是因为所有寄存器都有一个设置和保持时钟边缘的时间，它更新寄存器。

如果输入在此窗口内发生变化，则寄存器的输出将变为亚稳态。这意味着在1和0之间的状态，它会随机恢复到1或0但它与输入电平没有关系。

因此，我们至少使用一个两级寄存器来同步进入FPGA的信号，该信号未与时钟同步。这允许第一个寄存器进入亚稳态并在下一个时钟和更新第二个寄存器之前恢复。这确保了同步器下游的寄存器不会冒着看到亚稳态值和在设计中传播问题的风险。

因此，我们需要使用这样的同步器来同步输入的开关信号。

一旦我们同步了信号，我们就需要消除信号的反弹，因为反弹仍然会通过同步器，它们只是与时钟同步。

我们可以使用一个简单的同步器和计数器来消除开关输入的反弹

为了测试这段代码，我们可以创建一个针对Basys 3板的Vivado项目，创建一个新的VHDL文件并模拟它。

我们将看到如下波形，其中输入开关改变状态，它使用两个寄存器同步，然后在输入输出之前等待10毫秒。

现在我们已经消除了一个开关输入，我们可以看看如何使用一个更复杂的开关，如旋转编码器。

旋转编码器

旋转编码器是一种快速切换不同选项的方法，一个常见的例子是使用它的旋转来控制LED或显示屏的亮度。

它通常也被称为正交编码器，因为两个输出a和B彼此位于90度，例如在正交中。

当开关按时钟或反时钟方向旋转时，你会看到A和B的变化，当然你会得到反弹。

根据两个输出A或B中哪一个有第一条边，我们可以确定旋转的方向。

通常旋转编码器也有一个按钮，可用于确认选择等。

当我们旋转旋转编码器，我们会得到小故障，可以看到下面，但这些是较短的持续时间，因为车轮旋转。

注意，使用的编码器通常是高的，因为它被拉起来。

为了读取编码器并确定旋转方向，我们可以使用边缘检测。

下面的代码示例允许我们根据表盘的旋转方向增加或减少向量值。

我们可以将其添加到我们的Vivado项目中，并使用下面的测试台模拟其行为

运行模拟，您可以看到计数随着编码器旋转的变化而增加，然后减少。

通过切换设置的斜坡值模拟，我们可以看到计数增加，然后减少。

现在我们有两个元素，我们需要我们的LED调光电路。下一个要素是创建驱动电路。

脉宽调制

脉宽调制是伟大的提供可变功率负载和重建模拟信号与简单的后处理与R和C。

PWM信号有两个关键元素

•周期-信号的重复周期

•占空比-多少周期的信号是高的

对于本应用程序，我们将使用50Hz PWM周期，并使用旋转编码器使PWM周期可控。

PWM的代码是

而试验台将设置几个不同的PWM输出

在我们的Vivado项目中运行这个程序显示如下，我们可以看到脉冲宽度随着输入需求的改变而改变。

现在，我们准备将所有这些整合到Vivado设计中，并在硬件上进行测试。

整合设计

为了开始这个，我们将在Vivado创建一个新的框图项目。在此基础上，我们将添加刚刚创建的RTL课程代码。

通过将IP核添加到框图中，我们能够创建顶层包装器并综合设计。

我已经将旋转编码器连接到A和B输入，旋转编码器还包括1毫秒的弹跳锁定。我还稍微更改了代码，每次旋转增加/减少8，以停止需要256次调整。

我还增加了第二个LED连接到按钮开关时，旋转开关被推动。这是连接到消跳电路。

让Vivado管理包装器

一旦合成完成，我们就可以在XDC文件中分配IO

一旦比特流完成，我们就可以下载并在硬件上进行测试。

当旋转编码器改变时，我们可以看到ILA上的LED值发生变化。

总结

虽然是一个简单的项目，但我希望这个项目已经提供了信息和有用的，特别是如果你刚刚开始你的FPGA之旅。在更复杂的解决方案中，与交换机接口和处理反弹可能会导致意外命令的问题。

本文编译自hackster.io