当前位置:首页 > 半导体 > 赛灵思
[导读]新型Virtex UltraScale+器件将用以支持创建未来最复杂的技术

2019年8月22日,中国,北京——自适应和智能计算的全球领先企业赛灵思公司(Xilinx,Inc.)今天宣布推出全球最大容量的FPGA–Virtex UltraScale+ VU19P,从而进一步扩展了旗下16纳米(nm) Virtex® UltraScale+™ 产品系列。VU19P拥有350亿个晶体管,有史以来单颗芯片最高逻辑密度和最大I/O数量,用以支持未来最先进ASIC和SoC技术的仿真与原型设计,同时,也将广泛支持测试测量、计算、网络、航空航天和国防等相关应用。

1.jpg

VU19P树立了FPGA行业的新标杆,其拥有900万个系统逻辑单元、每秒高达1.5 Terabit的DDR4存储器带宽、每秒高达4.5 Terabit的收发器带宽和超过2,000个用户I/O。它为创建当今最复杂SoC的原型与仿真提供了可能,同时它也可以支持各种复杂的新兴算法,如用于人工智能(AI)、机器学习(ML)、视频处理和传感器融合等领域的算法。相比上一代业界最大容量的FPGA(20nm的UltraScale 440 FPGA),VU19P将容量扩大了1.6倍。

赛灵思产品线市场营销与管理高级总监Sumit Shah表示:“VU19P不仅能帮助开发者加速硬件验证,还能助其在ASIC或SoC可用之前就能提前进行软件集成。VU 19P是赛灵思刷新世界记录的第三代FPGA。第一代是Virtex-7 2000T,第二代是Virtex UltraScale VU440,现在是第三代Virtex UltraScale+ VU19P。VU19P所带来的不仅仅是尖端的芯片技术,同时我们还为之提供了可靠且业经验证的工具流和IP支持。”

通过一系列调试工具、可视化工具和IP支持,VU19P为客户快速设计和验证新一代应用与技术提供了一个全面的开发平台。软硬件协同验证支持开发者在取得实体器件之前就能提前着手启动软件与定制功能的实现。此外,通过使用赛灵思Vivado®设计套件,可以协同优化设计流程,从而降低成本、减轻流片风险、提高效率并加速产品上市进程。

ARM设计服务总监Tran Nguyen表示:“ARM依靠赛灵思器件作为验证我们新一代处理器IP和SoC技术的工艺。全新推出的VU19P将支持Arm及我们生态系统中的众多其他合作伙伴,加速实现设计、开发和验证我们最宏伟的技术路线图。”

VU19P将于2020年秋季上市。


本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除( 邮箱:macysun@21ic.com )。
换一批
延伸阅读

你是否曾好奇,像NPN晶体管这样微小的半导体器件,如何将微弱的电信号放大为强大的电流?在本DIY教育指南中,我们将逐步拆解晶体管放大工作的物理原理——从原始的硅晶格结构、N型与P型掺杂,到PN结二极管行为,直至BJT载流...

关键字: 晶体管 PN结二极管 硅半导体晶圆 2N3904

随着汽车向高阶自动驾驶、舱内全域互联和引入更多视频媒体设备快速演进,车载摄像头、雷达、显示终端与中央计算平台之间的高速数据交互需求呈爆发式增长。作为车载高速SerDes领域的新一代开放标准,OpenGMSL有效突破了传统...

关键字: SoC 自动驾驶 传感器

新竹2026年9月24日 /美通社/ -- 全球硅知识产权(IP)领导供应商 M31 円星科技(M31)与超低功耗边缘 AI 半导体解决方案领先厂商 Ambiq 今...

关键字: FOUNDATION SoC 超低功耗 IP

在功率电子电路中,晶体管作为核心开关与放大器件,其工作稳定性直接决定整个设备的运行性能。晶体管驱动电路的核心作用是将主控芯片的微弱控制信号,转换为足够幅值、足够电流的驱动信号,保障晶体管快速、可靠地导通与关断。而辅助电源...

关键字: 晶体管 驱动电路 辅助电源

支持10km、15km单双向传输及波分复用链路的无线收发器现已全面量产

关键字: 收发器 AI SoC

720P即1280×720,按60fps算像素率约55.3M像素/秒,1像素/时钟用60~75MHz即可跑满;做预处理不存整帧,采用“灰度化—行缓冲—3×3 Sobel—阈值输出”流式管线最省资源。 先转灰度再进算法,避...

关键字: Sobel算子 FPGA 硬件逻辑

FPGA验证最费人的是手写testbench:功能点一多,定向用例、边界用例、随机回归全靠手工,既慢又容易漏。用Python做“向量生成—testbench渲染—仿真调用—结果比对—报告汇总”闭环,可把几百个组合用例一键...

关键字: Python测试 仿真向量 FPGA

CDC核心不是“都会写”,而是按信号类型选型:单比特电平用同步器,窄脉冲用展宽/toggle,多比特低频配置用手握,持续数据流用异步FIFO。多比特总线直接打两拍最易出错,各bit走线延迟不同会采到中间态。

关键字: FPGA 异步FIFO 握手协议

适用于Caliptra规范的CryptoManager信任根提供了一套可投入生产使用的信任根与安全编排解决方案,该方案可加速部署,并为关键任务数据中心和人工智能基础设施设备提供高级安全保护。

关键字: 数据中心 人工智能 SoC

核越多、带宽越宽,事务也未必更快到达。SoC片上网络的真实瓶颈常藏在输入队列阻塞与信用分配中,平均利用率反而会掩盖最坏等待。

关键字: SoC 带宽 时延
关闭