服务器里为什么要同时铺 54 V 和 12 V 两条母线

编译自 MDPI Electronics 2026, 15(13), 2971　·　开放获取 CC BY 4.0

一颗高性能图形处理器的功耗已经上千瓦，几十颗并行就是几十千瓦。在 12 V 母线上，这意味着一两千安培的电流。线路上的电阻损耗按电流的平方增长，同一个连接器、同一段铜排，电流翻一倍损耗翻四倍。整机效率被压在天花板下面的原因，往往不在芯片本身。

浪潮计算机的 Shaohang Xu、Huijie You、Yan Li、Wenfang Li 与山东科技大学的 Rikang Zhao 在 Electronics 上提出并验证了一种分层双平面配电架构：给高功率负载单独铺一条 54 V 直流母线，常规负载继续留在 12 V 母线上，两条母线各自用多相并联降压变换器供电。文章最有说服力的是把纹波、动态响应和效率三项都做了实测对照。

先把电流压下去

算术很简单。传输 600 瓦功率，12 V 母线需要 50 安培电流，54 V 母线只需要 11.11 安培，等效功率下线电流降到约四分之一。电阻损耗与电流的平方成正比，母线电压从 12 V 提到 54 V，线路损耗降低约 95%，只剩原来的不到二十分之一。

电流降下来还顺带解决了两件事。一是连接器与铜排的载流压力大幅缓解，功率密度不再被接插件的额定电流卡住；二是热分布变得均匀，12 V 架构里大电流集中于单通道带来的局部热点问题自然消失。

但把全部负载搬到 54 V 也不合理。中央处理器、内存、硬盘、基板管理控制器和高速总线的供电电压并没有跟着涨，它们的功率需求也小得多，硬要用 54 V 中间母线再降一次，反而多出一级损耗和一堆器件。这就是分层的理由：高功率负载走 54 V，常规负载走 12 V，各走各的。

这里说的 54 V 与机架级母线不是一回事。机架级要把电压推到 48 V 甚至正负 400 V，解决的是从电源单元到机柜这段距离上的传输损耗；服务器板级的 54 V 与 12 V 双平面，解决的是从电源单元输出端到图形处理器与中央处理器这几十厘米以内的分配问题。两个层级各自优化，衔接点落在电源单元。

图1　分层双平面配电架构与八相并联变换器（依据原文第 2、3 节绘制）

八相并联和恒定导通时间控制

每条母线的变换级都是八相并联降压变换器，每相的顺序相移是四分之一周期，也就是 45 度，总开关频率 600 千赫兹。相数上去之后，总电流被均分到八条通道，单相的电流密度和导通损耗都降下来；相移让各相纹波在输出端互相抵消，输出电容可以少放一些。导通损耗按相数乘以单管导通电阻再乘每相电流的均方值计算，八相分摊之后总量显著下降。

控制策略用的是恒定导通时间：开关管每次只导通固定的一段时间，占空比通过调关断时间实现。相比传统脉宽调制，这套做法省掉了振荡器充放电那段固定延迟，环路响应更快，输出抖动和共模噪声也更好压。当控制环检测到负载瞬变带来的电压下跌时，非线性斜坡生成电路会立刻触发下一个导通周期，不用等原本的时钟节拍。相与相之间的均流靠相移与恒定导通时间的天然特性维持，不需要额外的均流环路。

器件侧用自研的 DrMOS，把上下管集成在一颗芯片里，寄生参数小，布板面积省。输出级每相配 0.1 微亨的跨电感电压调节器专用电感，这种电感在瞬态时能提供更高的电流斜率，加快补偿速度。输出电容网络由 0.1、47、270、470 微法拉四种容值并联，覆盖宽频段去耦。

电源单元侧还有一层约束。它要同时给出 54 V 与 12 V 两路输出，可以配单相或三相交流输入，但文章把重点放在电源单元之后的直流分配上，上游的功率因数校正与整流级没有展开，那部分的损耗账要单独算。

纹波与动态响应的实测

测试在 25 摄氏度环境下用直流电子负载模拟负载变化，负载点取 0%、50% 和 100%。稳态纹波方面，12 V 平面在三个负载点下的峰峰值分别是正负 0.67%、正负 0.68% 和正负 0.66%；54 V 平面分别是 正负 0.26%、正负 0.23% 和 正负 0.22%。行业里通常把 12 V 母线的稳态波动控制在 1% 以内就算达标，但正负 0.7% 在给千安级电流的数字负载供电时，已经不是可以忽略的噪声。

动态阶跃更能看出差距。做 0 到 50% 和 50 到 100% 两轮负载阶跃，12 V 平面的峰峰值波动是正负 2.36% 和正负 1.83%，54 V 平面是正负 1.42% 和正负 1.33%。12 V 在轻载阶跃下波动最大，原因是轻载进入断续导通模式并伴随切相过渡；54 V 因为母线电压高，同等功率阶跃下原边电流的变化被压缩到约四分之一，寄生电感上感应出的压降也按比例减小。

图2　两个平面的稳态纹波、动态波动与效率对照（依据原文表 3、表 4 绘制）

效率曲线和它没回答的问题

效率测下来，54 V 平面峰值接近 97%，而且从 40% 到 90% 负载这段区间曲线相当平坦，中高载下不掉速；12 V 平面最高约 94%，高载段因为大电流带来的导通损耗开始明显衰减。曲线取五次独立测试的平均，各负载点标准差小于 0.05%，重复性没有问题。

把效率差换成瓦数更直观。600 瓦负载上三个百分点的差距接近 18 瓦，一个机柜里几十台服务器累加起来，就不是可以忽略的量。而 54 V 平面真正值钱的地方在于效率曲线平坦，从 40% 到 90% 负载区间里几乎不掉，这对负载随训练与推理任务大幅波动的智算场景很关键。

对比还要看参照物。传统 12 V 单平面在高载下效率曲线明显下滑，单相降压的电流应力集中在一条通道上，线损高、局部发热集中，功率密度被器件载流与散热能力卡住，多相并联针对的正是这两点。

代价写在同一篇文章里。电源供应单元要同时输出 54 V 与 12 V 两种电压，配电与监控的复杂度上升；双平面意味着更多变换级、更多器件、更复杂的布板，这些都要在成本与可靠性上还回来。作者也承认，验证只在实验室样机上用合成负载阶跃完成，真实的模型训练与推理负载、整机级别的验证都没有覆盖，留作后续工作。

供电架构的争论从来不是单点技术的胜负。把电压提上去、把电流压下来、把平面分开，这三步解决的是一部分问题；另一部分问题被推到了电源单元、母线与监控系统里。这套双平面方案的价值，是把每一步的收益和代价都写成了可测的数字。

把三个层级串起来看，配电的每一道关都在同一本账上做减法。机架级提电压是为了省传输损耗，板级分平面是为了省分配损耗，芯片级上垂直供电是为了省末端那一段路径损耗。任何一层多花的器件与复杂度，都要在整机效率上赚回来才算数。这套双平面架构没有把问题消灭，只是把它从铜排与连接器挪到了电源单元与监控回路里。挪得值不值，最终要看整机在真实训练负载下的表现。