晶圆级测试省下的时间，算到光栅耦合器头上是 2 分贝

光栅耦合器（Grating Coupler）让光垂直进出芯片，晶圆不用划片就能测，这是它最大的价值。代价写在插损上：单端 2.9 分贝，比边缘耦合多付 1.9 分贝，收发两端加起来 3.8 分贝，激光器功率要提 2.4 倍。

一句话答案　垂直光栅单端插损 2.9 分贝，边缘耦合 1.0 分贝，两端差 3.8 分贝，等效激光功率需求由 20 毫瓦升到 48 毫瓦。

效率是三个因子乘出来的

光栅耦合器是指用周期光栅把垂直入射的光衍射进平面波导的耦合结构。它的总效率不是一个数字，是三个因子连乘：向上衍射的方向性、与波导模场的重叠、以及未被反射回来那部分。

关系式为 η总 = η方向 × η重叠 × (1 − R)，插损取 −10·log10(η总)。三个因子都是小于 1 的数，乘起来比任何一个都小，这是光栅耦合器天生吃亏的地方。

常规垂直光栅的方向性 0.62（光栅只把六成能量往上传，其余往下走或反射），模场重叠 0.86（光纤的模场直径 10.4 微米，波导只有 0.5 微米），反射 0.04。三项相乘 0.512，插损 2.91 分贝。

边缘耦合没有这个问题。光从芯片端面直接进波导，方向性天然为 1，只要用模斑转换器把波导模场扩到 3 微米去匹配光纤，重叠因子能做到 0.79，插损 1.02 分贝。

单端差 1.9 分贝，收发两端 3.8 分贝。

边缘耦合的代价在工序。芯片要划片，端面要抛光到 0.5 微米以内的粗糙度，模斑转换器要 300 微米长，光纤阵列要主动对准，每只 40 秒。

图 1　光栅耦合器剖面与三个效率因子的来源（自行绘制，为原理示意，非原文原图复制）

3.8 分贝换成激光功率是 2.4 倍

按公开参数测算：假设激光器出纤 20 毫瓦，链路预算里给耦合留 3 分贝余量。换成光栅耦合器，两端多付 3.8 分贝，要维持同样的收端功率，出纤功率得乘 10 的 0.38 次方，即 2.4 倍，从 20 毫瓦提到 48 毫瓦。

激光器的电光转换效率按 10% 算，多出 28 毫瓦光功率，电侧多 280 毫瓦，全部变成热。一个 16 通道的光引擎里 16 只激光器，热负载多 4.5 瓦，冷板要重算。

4.5 瓦摊在 12×12 毫米的封装上，热流密度 3.1 瓦每平方厘米，风冷压不住，只能走冷板。

换个算法更直观。3.8 分贝在单模链路上相当于 10.9 公里的传输损耗（G.652 在 1310 纳米波段 0.35 分贝每公里），而设计链路只有 500 米。为了省掉划片这道工序，付出的代价相当于把链路拉长 21 倍。

表注：插损按 −10·log10(η方向 × η重叠 × (1 − R)) 计算，R 取 0.04；带宽为插损相对峰值抬升 1 dB 的波长范围；对准容差指插损再抬 0.5 dB 时允许的横向位移。

图 2　单端插损随波长的变化（据公开参数测算重绘，1310 nm 中心、单偏振、三项因子按表取值）

带宽只剩 35 纳米

光栅耦合器的另一个代价是带宽。垂直光栅靠布拉格条件工作，波长一变，衍射角就跟着变，耦合效率掉得比边缘耦合快得多。

常规设计的 1 dB 带宽是 35 纳米（1310 纳米中心、单偏振）。400G 的 CWDM4 用 4 个波长，跨度 20 纳米，看着够用；但激光器波长随温度漂移 0.09 纳米每开尔文，外壳从 25 度升到 70 度，漂 4 纳米，加上工艺公差 ±6 纳米，35 纳米的窗口只剩一半余量。

边缘耦合的带宽由模斑转换器的模式匹配决定，实测 1 dB 带宽超过 100 纳米，比垂直光栅宽出近三倍，温漂与公差都不构成问题，这也是长距离波分链路偏向边缘耦合的原因之一。

波长敏感还带来偏振相关损耗。光栅的周期结构对两个偏振响应不同，单偏振设计的偏振相关损耗 0.8 到 1.5 分贝，要消掉就得做偏振分集，面积翻倍。

把带宽做宽要用啁啾光栅或亚波长结构。啁啾光栅把周期沿传播方向渐变，不同波长在不同位置满足布拉格条件，带宽能做到 60 纳米，代价是长度从 15 微米涨到 40 微米，与芯片面积预算打架。亚波长结构用等效折射率替代深刻蚀，方向性可以过 0.95，但设计对线宽敏感，10 纳米偏差就让峰值波长移 8 纳米。

公开文献里光栅耦合器的单端插损已经报到 0.5 分贝以内，于是有了“边缘耦合没必要”的说法。那些数字的成立条件是裸片、单波长、单偏振、没有封装胶，一条都不适用于共封装。装进封装之后，光纤阵列的倾角公差、胶层折射率失配、底部基板吸收三项叠加，实测插损会回到 2 分贝以上。可证伪的边界很具体：倾角公差压到 ±0.2 度、胶折射率匹配到 ±0.02、光栅下方有局部掏空，三条同时满足时插损增量小于 0.3 分贝，缺一条增量就翻倍。

底部反射镜买回 1.8 分贝

方向性是最容易补的一项。在光栅下方做一层金属反射镜或分布布拉格反射层，把往下走的那四成能量折回来，方向性从 0.62 提到 0.95，单端插损从 2.91 分贝降到 1.06 分贝。

1.85 分贝的收益不是白拿的。金属反射镜要加两层工艺（介质隔离加金属沉积），晶圆成本涨 8%；金属本身有吸收，反射率做不到 1，实际方向性停在 0.93 到 0.95；反射镜离光栅的距离要控制在 ±50 纳米，超出后相位失配，收益减半。

工艺窗口也收窄。反射镜距离偏 50 纳米，方向性从 0.95 掉到 0.88，1.85 分贝的收益只剩 1.2 分贝，良率损失约 3%，摊到 20 万只上是 6000 只报废。

更麻烦的是底部材料。CPO 的光引擎贴在有机基板上，光栅正下方是基板而不是空气，折射率从 1 变成 1.5，向下衍射的光被基板吸收和散射，实测插损比裸片测试高 1 分贝左右。处置只有两条：光栅下方局部掏空，或者把光引擎贴到有腔体的中介层上。

晶圆级测试的价值要算清。一片 300 毫米晶圆上 2000 个光引擎，光栅耦合器允许整片探针测试，4 小时测完；边缘耦合要划片后逐只对准，2000 只乘 40 秒是 22 小时，单只测试成本从 0.8 元涨到 3.2 元。

场景走一遍选型

按以下约束走一遍选型：CPO 光引擎 16 通道，单通道 100G，链路 500 米，链路预算 8 分贝，封装尺寸 12×12 毫米，单通道耦合成本上限 12 元，年产量 20 万只。

候选三个。A 常规垂直光栅，单端 2.91 分贝，两端 5.82 分贝，吃掉预算 73%，余量只剩 2.2 分贝，过不了 500 米链路的应力余量要求。B 底部反射镜光栅，单端 1.06 分贝，两端 2.12 分贝，成本 9 元每通道。C 边缘耦合加模斑转换器，单端 1.02 分贝，两端 2.04 分贝，成本 14 元每通道，且要划片后才能测。

B 和 C 的插损几乎一样，差 0.08 分贝。选 B。理由是 20 万只的年产量撑不起边缘耦合的对准工时，每只多 40 秒的主动对准在 20 万只上就是 2200 小时；而光栅耦合器能在晶圆级一次性测完，测试成本从每只 3.2 元降到 0.8 元，抵掉 5 元的物料差价还有余。

代价与风险：底部反射镜的两层工艺要进代工厂的标准流程，不是所有硅光平台都提供，切换平台要重新做设计套件；反射镜距离的 ±50 纳米公差靠外延厚度控制，良率损失约 3%；基板吸收那 1 分贝没有算进上表，实际余量要从 5.9 分贝扣到 4.9 分贝。

如果年产量低于 10 万只且必须做晶圆级测试，就选带底部反射镜的光栅耦合器，代价是单端 1.1 分贝插损与 38 纳米带宽。

一句话 光栅耦合器买的是测试工序，卖的是插损，1.9 分贝的单端差价最终会变成激光器功率和冷板上的热。

文献依据：Applied Sciences，2018 年，第 8 卷第 7 期，文章号 1142

文献标题：Grating-Assisted Fiber to Chip Coupling for SOI Photonic Circuits

作者：Siddharth Nambiar、Purnima Sethi、Shankar Kumar Selvaraja

期刊卷期：Applied Sciences，第 8 卷，第 7 期，文章号 1142，2018 年 7 月

DOI：10.3390/app8071142

第二来源：Novel Low-Loss Fiber-Chip Edge Coupler for Coupling Standard Single Mode Fibers to Silicon Photonic Wire Waveguides，Siwei Sun、Ying Chen、Yu Sun、Fengman Liu、Liqiang Cao，Photonics，第 8 卷，第 3 期，文章号 79，2021 年 3 月，DOI 10.3390/photonics8030079

配图说明：图 1、图 2 均为自行绘制，图 1 为原理示意，图 2 据公开参数重绘，非原文原图复制

改动声明：基于开放获取文献的独立解读，标题、结构、行文、表格、案例与配图为原创

来源：21ic电子网