把带宽砍掉一半，为什么只用三个分贝就换回来了

112 Gb/s 的通道用四电平，符号率 56 GBd，主瓣一直拖到 56 GHz，而 FR4 背板在这个频段上的损耗已经 20.9 dB 以上。把四电平换成双二进制四电平，频谱在 28 GHz 处被压出一个零点，需要的带宽正好减半，代价是 3 dB 的信噪比和一个比特的记忆。在一条 20.9 dB 的信道上，这笔兑换的净收益接近 6 dB。

四电平把带宽要走了

单通道 112 Gb/s 有两种走法。NRZ 要 112 GBd，主瓣拖到 112 GHz，连接器和封装都撑不住；四电平把每符号的信息量翻倍，符号率降到 56 GBd，主瓣宽度等于符号率，还是 56 GHz。

主瓣宽度这个数决定了连接器的选型。56 GBd 的四电平信号，能量主要集中在直流到 56 GHz，第一个频谱零点落在 56 GHz。背板、连接器、过孔、封装焊球，每一段都要在这条频带上保持平坦，任何一处谐振都会在眼图上留下闭合。

数据中心里的铜缆链路，2 米以内的直连铜缆在 28 GHz 上的插损已经到 20 dB 量级。一篇 28 纳米 CMOS 发射机的设计给出了一组具体数字：信道衰减 20.9 dB，112 Gb/s，功耗 2.02 皮焦每比特，线性度 96.7%。这条信道就是四电平方案的天花板，再长一点就要上光。

加一个延迟就压出零点

双二进制的做法朴素得不像一项技术：把符号延迟一个周期再加回自己。写成频域，

H(f) = 1 + e^(−j2πfT)，取模得到 |H(f)| = 2|cos(πfT)|

T 是一个符号周期。这个响应在 f = 1/(2T) 处为零，也就是在 Nyquist 频率上。56 GBd 对应 T = 17.86 皮秒，零点落在 28 GHz。

一个零点带来的效果是整个频谱被压窄。原本拖到 56 GHz 的主瓣，经过这个响应之后，能量集中在 28 GHz 以内，28 GHz 之外被这个零点压下去。同样的符号率，需要的模拟带宽减半。

代价藏在时域。1 加延迟的卷积把每一个符号的能量摊到了相邻两个符号上，四电平变成七电平：两个四电平符号相加，和值可以是 0 到 6 共七种。眼图从一个变成三个，上下两只眼睛的高度只有中间那只的一半。

三只眼睛不等价，链路预算只能按最差的那只算。上下两只眼睛的信噪比天生低 6 dB，同样的噪声下它们先闭，等于在 3 dB 的平均代价之外再折掉一截。这一段损失不会写在频谱图上，只在眼图里看得见。

图 1　四电平与双二进制四电平的归一化频谱（依据原文第 2 节 1+D 响应自行计算）

零点把主瓣砍掉一半

带宽减半在纸面上是免费的一半，在链路上要换算成损耗。FR4 的插损随频率走，介质损耗正比于频率，趋肤效应正比于根号频率，两者合起来在 10 GHz 以上接近根号关系。按根号折算，同一条信道在 56 GHz 上的损耗是 28 GHz 上的 1.41 倍。

20.9 dB 乘 1.41 是 29.6 dB。也就是说，四电平方案要把信号送到 56 GHz，得先付 29.6 dB 的插损；双二进制把上限压在 28 GHz，只付 20.9 dB。两者差 8.7 dB。

图 2　同一条信道在 28 GHz 与 56 GHz 的插损差（依据原文第 3 节信道测试条件与根号频率折算自行绘制）

8.7 dB 是这条兑换的第一半。第二半是双二进制自己要付的代价。

三个分贝买八个分贝

双二进制的检测不是逐符号判决，是带记忆的序列检测。1 加延迟这个操作在频域引入的幅度响应，在 Nyquist 处为零，意味着那里的信号被完全压掉，噪声却照旧通过。要在 Nyquist 附近恢复信息，必须靠相邻符号的约束关系，代价是在同样的误码率下多要 2.5 到 3 dB 的信噪比。

3 dB 换 8.7 dB，净赚 5.7 dB。这 5.7 dB 不是白拿的余额，它要拿去覆盖连接器的谐振、过孔的阻抗不连续、以及机箱内 20 到 30 开温差带来的插损漂移。留给误码率的余量，往往只剩 2 dB 出头。

这就是双二进制在长背板上成立的全部理由。

兑换率不是常数。信道越短，28 GHz 与 56 GHz 的损耗差越小，赚的那一半缩水，付的那一半不变。1 米以内的短链路，两者差不到 3 dB，双二进制就只剩成本没有收益。所以这项技术只出现在长距铜缆和特定封装的超短距场景里，不是普适的升级。

一个比特的记忆

序列检测的实现有两种。一种是在接收端做最大似然序列估计，状态数等于电平数的平方，四电平双二进制需要跟踪 7 个电平的历史，状态数 49，功耗和面积都下不来。另一种是把记忆搬到发射端，用预编码把 1 加延迟的操作折进发送数据里，接收端退化成逐符号判决，再用一个反馈抽头消掉残留。

后者是主流做法。预编码的代价是发射端要知道信道的一部分信息，且反馈抽头的系数要在上电时标定。标定不准，残留的码间干扰会在三只眼睛上不对称地堆，中间那只眼睛先闭。

接收端退化成逐符号判决之后，还要防一件事：预编码里的取模操作会把幅度折回合法区间，一旦信道估计偏了，折回来的符号就落在错误的格子里。工程上的处理是把取模的模值留 20% 的余量，用这点余量吸收信道漂移和温度带来的增益变化。

记忆长度只有 1 个比特，这件事决定了复杂度可控。如果换成 1 减延迟或者更长的相关多项式，状态数按 2 的幂涨，112 Gb/s 的实时处理就做不动了。双二进制之所以在工程上活下来，是因为它把带宽压缩到极限，同时把记忆压到最短。

七电平要七位 DAC

七电平对发射机提出了新要求。四电平只需要 3 个均匀台阶，七电平要 6 个，而且因为上下两只眼睛只有中间那只的一半高，台阶不能等间距。预失真要在数字域做完，DAC 的分辨率必须留够余量，否则量化噪声会直接落在那两只小眼睛上。

前面提到的那颗发射机用的是 7 位加权电压型 DAC，0.9 伏供电，线性度 96.7%。7 位对应 128 个台阶，摊到 7 个电平上是每个电平 18 个码，这个余量刚好够做预失真而不引入可见的量化噪声。位宽再低一档，最上面和最下面两个电平的码数只剩个位数，线性度掉到 90% 以下，三只眼睛的闭合代价会吃掉双二进制赚来的那 5.7 dB。

光链路不走这条路，原因也在这笔兑换率上。单模光纤在 1310 纳米上的带宽几乎不要钱，硅光调制器的带宽做到 50 GHz 以上不困难，光的瓶颈是信噪比和探测器灵敏度，不是频带。用 3 dB 的信噪比去换本来就不缺的带宽，在光上是亏本买卖。双二进制是铜缆的技术，它的舞台在背板和直连铜缆，不在光模块里。

功耗的账也在这里。2.02 皮焦每比特乘 112 Gb/s 是 226 毫瓦，一颗 800G 模块八个通道就是 1.8 瓦，占模块总功耗的一成多。双二进制没有让每比特的能量变低，它只是把同样的能量放进了更窄的频带。

一句话，双二进制不是把带宽变出来的，是用 3 dB 的信噪比买来的；这笔交易的划算程度取决于信道在 28 GHz 和 56 GHz 之间差多少，而不是取决于速率本身。

内容来源：Electronics（MDPI 开放获取），2022 年第 11 卷第 16 期，文章号 2486

原文标题：A 112 Gb/s DAC-Based Duo-Binary PAM4 Transmitter in 28 nm CMOS

作者：Zixiang Tang, Fangxu Lv, Jianjun Shi, Jinwang Zhang, Jiahang Wei, Xinjie Wang

DOI：10.3390/electronics11162486

配图说明：两张图均由本文自行绘制，为原理示意，非原文原图复制

改动声明：本文为对开放获取文献的技术编译与解读，标题、行文与配图为原创

来源：21ic电子网