何时以及如何为降压控制器提供外部偏置 - 第 1 部分
扫描二维码
随时随地手机看文章
1、前言
在多轨系统中，系统设计人员通常必须选择降压控制器的输入轨的接入位置。通常它来自 12V 或 24V 电源轨，但在某些情况下它来自 5V 或 3.3V 电源轨。我将在分为两个部分，来讨论提供外部偏置的必要性及其好处。
好吧，这归结为金属氧化物半导体场效应晶体管 (MOSFET) 曲线和在最佳位置运行 MOSFET，它还取决于输入电压的性能。其输出电流是由输入的电压(或称场电压)控制，可以认为输入电流极小或没有输入电流，这使得该器件有很高的输入阻抗。大多数控制器设计用于 5V 或 12V 电源轨，但在许多情况下，系统设计人员在较低电压轨中可以使用相同的控制器。
2、如何提高效率
如果我们查看这些控制器的数据表，V IN范围检查正常，但是在 3.3V 下运行时，我们真的获得了最佳性能或最高效率吗？
我们以 TI 的 LM27403 为例。图 1 显示了数据表中的适用信息。
图 1：LM27403 V IN范围
最小 V IN为 3V，因此它通过了与 3.3V 轨一起使用的健全性检查。现在，让我们看看 LM27403 的框图，如图 2 所示。
2：LM27403 框图
图 2 中的 VDD 为低侧和高侧驱动器供电。低侧驱动器的电源为 VDD，高侧驱动器的电源为 C BOOT，也称为 VDD-Dboot。这意味着低侧 FET 的栅极驱动电压为 3.3V，而高侧 FET 的电压为 3.3V 减去自举二极管压降。
当我们的输出电流需求高于 5A 时，我们通常会希望使用控制器。拿15A申请；表 1 列出了一些随机的 FET 选择。
表 1：15A 设计的一些 FET 选择
参考表 1 和图 3，我们可以看到数据表中的 I D max 和 Rdson 规格列在 3.3V 下工作时可能会产生误导。考虑到 10% 的容差，检查 3V 的 FET 曲线（在图 3 中）和表 1 中 Vgs=3V 列中 Id 中的漏极电流。这是一个重要参数，它告诉我们 FET 是否可以在V IN = 3.3V。例如，NTMFS4834N将不支持，即使它具有低的Rdson号码（见我一个15A应用d在图3中在V gs = 3V能力）。如果我们向 LM27403 的 VDD 引脚提供 5V 电压，那么这个 FET 就可以了。但是使用不是为 3.3V 应用设计的 FET 会影响三件事：
· FET 将不支持该电流，高 Vds 压降会导致高功耗甚至损坏器件。
· 由于 Rdson 在 3Vgs 时急剧增加，效率将低于预期。
· 如果控制器使用 Rdson 检测电流限制，则电流限制可能无法正常工作。
3.3V 输入电压/15A 设计的好选择 3.3V 输入电压/15A 设计的坏选择
图 3：FET 曲线显示了不同栅极电压下I D与 V DS 的关系
表 1 表明所有 FET 都可以在 Vgs = 5V 下使用。
谈到 MOSFET 数据表，CSD17304Q3 和 CSD17309Q3 数据表显示了我最喜欢的格式，描绘了较低 Vgs 水平的曲线。图 4 显示了下降到 2.5V Vgs 电平的曲线。感谢执行此操作的应用程序团队。
图 4：来自 CSD17309Q3 数据表的 FET 曲线
对于 3.3V 电源轨，我们实际上如何实现这一点？这使我想到了我在本文开头提出的问题；何时为控制器使用外部偏置。
在某些情况下，外部偏差被用作提高效率的措施。在其他情况下，外部偏置使 FET 支持电流变得可行。
图 5 和图 6 显示了具有不同 FET 的不同 VDD 配置的效率改进。
偏置调节器应该能够提供多少电流？它应该能够提供非开关静态电流加上平均栅极驱动电流 (Ibias)。我们可以使用公式 1 来计算：
(QG FET 控制 + Qg 同步 FET) * Fsw (1)
以 CSD87350Q5D 为例，Ibias = 30nc * 250kHz = 7.5mA。
图 5：LM27403 和 BSC032NE2LS/BSC010NE2LS 的效率曲线，具有内部和外部偏置
图 6：LM27403 和 NTMFS4834 的效率曲线，具有内部和外部偏置
图 7 显示了直流偏置对开关波形的影响，直流偏置的上升时间很快。
图 7：带有和不带有直流偏置的开关波形
因此，如我们所见，在使用 3.3V 电源轨运行的控制器设计中，我们必须特别注意 FET 的选择。通过配对正确的 FET，我们可以获得最佳性能的无故障设计；通过使用灵活应用外部偏置的器件，我们可以优化设计以实现成本和最高效率。
下载文档
