连载 | 村田静噪小课堂 : 噪声问题复杂化的因素 - 源阻抗（II）

同学们,《静噪基础课程》本期继续开讲！

上一章介绍的是

产生电磁噪声的机制

本节为你介绍如何抑制电源电压波动

第 3 章
噪 声 问 题 复 杂 化 的 因 素

第1章 为什么需要EMI静噪滤波器

第2章 产生电磁噪声的机制

第3章 噪声问题复杂化的因素

3-1.简介

3-2.谐振和阻尼

3-3.噪声的传导和反射

3-4.源阻抗

• 3-4-1. 电源电压波动

  
  

• 3-4-2. 去耦电容器

  
  

• 3-4-3. 环路阻抗

  
  

• 3-4-4. 如何尽量降低环路阻抗

  
  

• 3-4-5. 源阻抗和噪声抑制之间的不同

  
  

• 3-4-6. 在噪声路径上采取噪声措施

  
  

• 3-4-7. 噪声路径未知时怎么办

  
  

3-5.小结

3-4源阻抗

3-4-3. 环路阻抗

(1) 源阻抗的频率范围

图3-4-5中所示的源阻抗实际上给出了一个例子，其通过使用多个去耦电容器实现了极低的阻抗。这些频率特征可以分为如图3-4-9所示的三个区域。

图3-4-9 源阻抗的频率特征及发挥作用的元件

(2) 什么控制着低频范围？

上图中区域(1)的低于1MHz较为平缓部分可观察到的电源模块输出阻抗。如果不使用去耦电容器，阻抗会从图中虚线所指示的较低频率处开始增加。这是因为电源模块的输出特征和线路中电感的作用。

如果使用去耦电容器，可抑制高频范围的阻抗。

(3) 什么控制着高频范围？

图3-4-9中区域(2)和区域(3)指示的是相对较高的频率范围，在其中可观察到去耦电容器的阻抗。
区域(2)是电容器存在电容阻抗的频率范围，可通过将静电容量的大小进行一定程度地控制。
区域(3)是电容器存在电感阻抗的频率范围。为进一步降低此区域的阻抗，需要降低去耦电容器的ESL，或者降低连接至电容器线路的电感。
(4) 环路阻抗

线路电感由负载IC和去耦电容器之间连接的模式和通孔构成，如图3-4-10中所示。将经过这些元件的整个电流环路之和与电容器的ESL相加，可得出总电感。图3-4-11为等效电路。

图3-4-10 环路阻抗的要素

图3-4-11 去耦电路的等效电路
去耦电容器所建立电流环路的阻抗可以称为环路阻抗。图3-4-9所示区域(3)的环路阻抗是主要来自线路和电容器本身的电感所致。
为降低高频范围内的环路阻抗，需要降低电感。也就是说，当环路阻抗的目标值为ZTarget (Ω)，频率为f(Hz)，总阻抗为LLoop (H)，可得出如下公式：

公式3-4-1
例如，如果需要将100MHz处的环路阻抗降低到1Ω或更少，总阻抗需要约为1.6nH或以下。这是一个极低的值。
(5) 环路阻抗的要素

因为实际电路可能存在导线分支的情况或者有多个电容器，所以不能像图3-4-10和图3-4-11那样简单地思考问题。但是，这个模型是有用的，可以作为将环路阻抗分解为各个要素的理念。为有效地尽量降低环路阻抗，需要降低在总阻抗中占很大一部分的电感。

3-4-4. 如何尽量降低环路阻抗

为尽量降低高频范围内的环路阻抗，需要降低电容器的ESL和线路的电感。如果能够进行巧妙地设计，可以将双层基板的总电感降低至约几nH，多层基板则可降低至1nH或以下。在图3-4-9的示例中，其值约为0.3nH。

(1) 使用低ESL电容器

每个电容器（如果是MLCC）的ESL约为0.5nH，在总电感中占很大一部分。为降低此值，可使用低ESL电容器，具体将在第6章中讲述。低ESL电容器也在村田官网中进行了详细介绍。

• 三端子电容器结构示例

  
  

• LW逆转型低ESL的多层陶瓷电容器 LLL系列

  
  

• 8端子型低ESL多层陶瓷电容器 LLA系列

  
  

(2) 降低线路电感

要降低线路和通孔中的电感，线路和通孔应该要“粗且短”。例如，在布置电容器和通孔时，应减少图3-4-10中所示电流环路的面积。此外，布局模式应该尽可能地宽。将电容器放置在（基板另一侧）IC的正下方，并使基板变薄，通常能够让电流环路变小。

(3) 电容器和通孔的并联

当并联使用众通孔通路和电容器时，可降低阻抗。

因为线路和通孔的电感非常小，而且还涉及互感，所以很难得到一个简单的判断。为此，可使用电磁模拟装置估计这样的环路阻抗。图3-4-12给出了电感的一般范围供您参考。但是，根据线路的不同形状，电感可能相差好几倍。此外，即使只是1mm的长度，也会造成约0.5nH的电感，这是无法忽略的。

图3-4-12 降低环路阻抗的电容器布置

(4) 注意反谐振

如果使用了两个或更多个电容器，需要考虑电容器之间发生的谐振。一般而言，如果并联连接具有不同自谐振频率的多个电容器，反谐振会导致具有高阻抗的频率（将在第6章中进行探讨）。

除了线路电感之外，还需要考虑在100MHz以上的高频范围内存在的静电容量。此外，电源层的谐振和IC封装的影响也会在高频范围内变得显著。鉴于要素如此复杂，也可使用电磁模拟装置。

3-4.源阻抗 - 重点内容

√ 源阻抗是电源品质的一个指标 源阻抗低则更有利。

√ 低源阻抗能够抑制电源电压波动。

√ 有助于稳定电路运行、信号品质和减少噪声。

√ 有效使用去耦电容器降低源阻抗。

√ 除了电容器外，线路设计也很重要。

附：第三章参考文献及下载

1. [Japanese] 電気理論（第2版），池田哲夫，森北出版 2006

   
   

2. High-Speed Digital Design: a Handbook of Black Magic，Howard Johnson, Martin Graham，Prentice Hall PTR, 1993

   
   

3. High-Speed Signal Propagation: Advanced Black Magic，Howard Johnson, Martin Graham，Pearson Education, Inc. 2003

   
   

4. [Japanese] よくわかるプリント板実装の高速・高周波対策，井上博文，日刊工業新聞社 2009

   
   

5. 数字IC电源静噪和去耦应用手册 (点击下载PDF: 3.5MB) ，Murata Manufacturing Co., Ltd. Catalog C39C, 2010

   
   

下课！

下节课，记得相约在静噪基础小课堂哟~