LDO 基础知识：压降

1.前言

首先来了解什么是线性稳压器，这是一种晶体管运行在线性区时候，使输入电压与输出电压有一个压差，就拿我们熟悉的LM7805来说，这是传统的线性稳压器，这种稳压芯片要求求输入电压至少要比输出电压高2V左右，否则不能正常输出；而LDO低压差线性稳压器只不过是把这个压差进一步降低，比如WIFI无线模块需要3.3V，只有输入5V时候，这个压差只有1.7V左右，用普通的线性稳压器不能实现，那么就要考虑使用LDO低压差线性稳压器，这时候LDO应运而生.

LDO的典型特征必须是压差。毕竟，这是其名称和首字母缩略词的来源。

在最基本的层面上，压差描述了正确调节所需的V IN和 V OUT之间的最小增量。但是，当我们合并变量时，它很快就会变得更加微妙。正如我们将看到的，压差对于获得高效运行和生成具有有限余量的电压轨至关重要。

2.什么是压降？

压差电压 V DO是指输入电压 V IN必须保持在所需输出电压 V OUT(nom) 以上才能进行适当调节的最小电压差。见等式 1：

    (1)

如果 V IN低于此值，线性稳压器将进入压差操作，不再调节所需的输出电压。在这种情况下，输出电压 V OUT(dropout)将跟踪 V IN减去压降电压（公式 2）：

 (2)

举个例子，考虑一个像TPS799这样的 LDO调节 3.3V。当提供 200mA电流时，TPS799的最大压差规定为 175mV。只要输入电压为 3.475V 或更高，稳压就不会受到影响。但是，将输入电压降至 3.375V 会导致 LDO 进入压差操作并停止调节，如图 1 所示。

图 1：TPS799在压差模式下运行

尽管它应该调节 3.3V，但TPS799没有维持调节所需的裕量。结果，输出电压开始跟踪输入电压。

3.什么决定压降？

LDO 的架构主要决定了压降。要了解原因，让我们看看 PMOS 和 NMOS LDO 并比较它们的操作。

PMOS LDO

图 2 显示了 PMOS LDO 架构。为了调节所需的输出电压，反馈环路控制漏源电阻或 R DS。随着 V IN接近 V OUT(nom)，误差放大器将驱动栅极至源极电压或 V GS，使其更负，以降低 R DS并保持调节。

图 2：PMOS LDO

然而，在某个时刻，误差放大器输出将在接地处饱和，并且无法驱动 V GS更负。R DS已达到其最小值。将此 R DS值与输出电流或 I OUT相乘，将产生压差电压。

请记住，V GS的值越负，实现的R DS越低。通过增加输入电压，我们可以获得更负的 V GS。因此，PMOS 架构在较高的输出电压下具有较低的压差。图 3 说明了这种行为。

图 3：TPS799的压差电压与输入电压

如图 3 所示，随着输入电压（和输出电压，就此而言）的增加，TPS799具有较低的压差。那是因为更高的输入电压会产生更负的 V GS。

NMOS LDO

在 NMOS 架构的情况下，如图 4 所示，反馈回路仍然控制 R DS。然而，随着 V IN接近 V OUT(nom)，误差放大器将增加V GS以降低 R DS并保持调节。

图 4：NMOS LDO

在某一点，V GS不能再增加，因为误差放大器输出将在电源电压或 V IN处饱和。满足此条件时，R DS处于最小值。将此值与输出电流或 I OUT相乘，得出压差电压。

但是，这会带来一个问题，因为随着 V IN接近 V OUT(nom)，V GS也会降低，因为误差放大器输出在 V IN处饱和。这可以防止超低压差。

4.偏置 LDO

许多 NMOS LDO 采用称为偏置电压或 V BIAS的辅助电源轨，如图 5 所示。

图 5：带有偏置轨的 NMOS LDO

该轨用作误差放大器的正电源轨，并允许其输出一直摆动到高于 V IN 的V BIAS。这种类型的配置使 LDO 能够保持高 V GS，从而在低输出电压下实现超低压差。

有时辅助轨不可用，但仍需要低输出电压下的低压差。在这种情况下，可以用内部电荷泵代替 V BIAS，如图 6 所示。

图 6：带有内部电荷泵的 NMOS LDO

尽管没有外部 V BIAS轨，电荷泵将提升 V IN以便误差放大器可以产生更大的 V GS值。

5.其他变量

除了架构之外，dropout 还受到其他一些变量的影响，如表 1 所示。

表 1：影响压降的变量

很明显，dropout 不是一个静态值。不过，这些变量不仅会使我们的 LDO 选择复杂化，还应帮助我们为我们的特定条件集选择最佳 LDO。