降压转换器的PGOOD引脚的实际测试

[导读]许多同步降压转换器设计人员面临一个共同的问题：如何最好地连接开漏电源良好标志，也称为电源良好 (PGOOD) 引脚。在这篇文章中，我将探讨电源良好与各种不同的上拉源相关联时的预期行为。有一些错误信息四处流传，希望这篇文章能澄清

1.前言

许多同步降压转换器设计人员面临一个共同的问题：如何最好地连接开漏电源良好标志，也称为电源良好 (PGOOD) 引脚。在这篇文章中，我将探讨电源良好与各种不同的上拉源相关联时的预期行为。有一些错误信息四处流传，希望这篇文章能澄清。

2.具体内容

正如许多转换器数据表所描述的那样，PGOOD 引脚的功能是在开关输出达到目标调节范围后指示高电平。例如，当带有集成开关的 TI降压稳压器之一的输出电压在目标值的 +10% 和 -5% 以内时，内部比较器会检测到电源良好状态和开漏场效应晶体管（ FET) 关闭，使电源良好信号上升到上拉电压。如果输出电压超出目标值的 +15% 或 -10%，漏极开路 FET 将打开，电源良好信号在短暂的 2ms 延迟后变低。在其他一些情况下，电源良好也会变低（无论输出电压如何），例如当使能变低时，以促进电压链系统中的快速关机排序。

PGOOD 引脚的推荐上拉是将其连接到内部产生的 VREG 引脚或 BP 引脚。当器件被禁用或未通电时，输出保持低电平，这有利于在出现任何偏置之前定义电源良好状态。一些具有不同输入/输出 (I/O) 电压的用户更喜欢将 PGOOD 引脚上拉至 3.3V 等外部偏置，这会由于时序而引入一些复杂情况。在提供 VIN/VDD（通常为 12V）之前，没有任何东西为比较器和“定义”电源良好状态的逻辑供电。此时（上电前），漏极开路 FET 的栅极电压由泄漏决定，更可能关断而不是导通。将该事实与可能在 VIN/VDD 之前出现的外部上拉电压相结合，可能会导致 PGOOD 引脚在其他 PBAD 状态期间显示为高电平。

图 1 至图 5 是使用 TPS53315 和 TPS53319 同步降压转换器由 VREG 上拉的 PGOOD 和由外部电压上拉的 PGOOD 的示波器截图。请注意 PGOOD 如何浮升至上拉电压，即使器件未在调节。

TPS53315 是 D-CAP™ 模式、具有集成 MOSFET 的 12A 同步开关。它专为易于使用、外部元件数量少和小封装电源系统而设计。

该器件具有单轨输入支持、一个 19mΩ 和一个 7mΩ 集成 MOSFET、精确的 1%、0.6V 基准和集成升压开关。具有竞争力的特性示例包括：大于 96% 的最大效率、3 V 至 15 V 的宽输入电压范围、极少的外部元件数量、用于超快速瞬态的 D-CAP™ 模式控制、可选的自动跳过和 PWM 操作、内部软启动控制，频率可调，无需补偿。

转换输入电压范围为 3 V 至 15 V，电源电压范围为 4.5 V 至 25 V，输出电压范围为 0.6 V 至 5.5 V

降压转换器的PGOOD引脚的实际测试