如何使电源实现更高的系统效率

我们生活在一个设计师似乎一直在追求更高效率的世界。我们希望以更少的功率输出更多的功率！更高的系统效率是团队的努力，包括（但不限于）性能更好的栅极驱动器、控制器和新的宽带隙技术。

具体来说，大电流栅极驱动器可以通过最大限度地减少开关损耗来帮助提高整体系统效率。当 FET 开关或开启和关闭时会发生开关损耗。要打开 FET，必须对栅极电容充电超过阈值电压。栅极驱动器的驱动电流有利于栅极电容的充电。驱动电流能力越高，电容充电或放电的速度就越快。能够提供和吸收大量电荷可以最大限度地减少功率损耗和失真。（传导损耗是 FET 中另一种类型的开关损耗。传导损耗由 FET 的内阻或 R DS(on) 定义，其中 。FET 在传导电流时消耗功率。）

换句话说，目标是在需要高频电源转换的系统中最小化开关转换时间段。突出这种性能的栅极驱动器规范是上升和下降时间的组合。参见图 1。

图 1：典型的上升和下降时间图

如果我们想更上一层楼，延迟匹配等栅极驱动器功能可以有效地将驱动电流能力加倍。延迟匹配是两个通道之间内部传播延迟的匹配。这是通过并联双通道栅极驱动器的输出或将通道连接在一起来实现的。例如，TI 的UCC27524A具有极其精确的 1ns（典型值）延迟匹配，可以将驱动电流从 5A 提高到 10A。

图 2 显示了合并为一个驱动器的 UCC27524A 的 A 和 B 通道。INA 和 INB 输入连接在一起，OUTA 和 OUTB 也是如此。一个信号控制并联组合。

图 2：UCC27524A 具有并联输出，可将驱动电流能力加倍

提高系统效率的结果之一是增加了功率密度。在功率因数校正 (PFC) 和隔离式电源的同步整流块、DC/DC 砖和太阳能逆变器等应用中，对更高功率密度的需求是一种趋势，在这些应用中，设计人员受限于相同尺寸（或更小！）等量的输出功率。

TI 的产品组合包括具有高电流、快速上升和下降时间以及延迟匹配的栅极驱动器。见表 1。

表 1：大电流栅极驱动器

高速栅极驱动器可以通过降低 FET 体二极管消耗的功率来提高效率。体二极管是一种寄生二极管，是大多数类型 FET 的固有特性。它由 pn 结形成，位于漏极和源极之间。图 1 显示了以典型 MOSFET 电路符号表示的体二极管。

图 1：包含本征体二极管的 MOSFET 符号

限制体二极管的导通时间将反过来降低其上消耗的功率。这是因为当 MOSFET 处于导通状态时，体二极管两端的压降通常高于 MOSFET 两端的电压。由于 P = I x V（其中 P 是功耗，I 是电流，V 是电压降）对于相同的电流水平，通过 MOSFET 通道的传导损耗明显低于通过体二极管的传导损耗。

这些概念在电力电子电路的同步整流中发挥作用。同步整流通过用功率 MOSFET 等主动控制器件替换二极管来提高这些电路的效率。减少体二极管传导可以最大限度地发挥这种技术的优势。

让我们考虑一个同步降压转换器。当高端 FET 关闭且电感中仍有电流时，低端 FET 的体二极管变为正向偏置。在避免击穿所必需的一小段死区时间之后，低侧 FET 导通并开始通过其通道导通。相同的原则适用于其他同步半桥配置，通常用于 DC/DC 电源和电机驱动设计。

负责高速导通的一个重要栅极驱动器参数是导通传播延迟。这是在栅极驱动器的输入端施加信号到输出开始变高之间的时间。图 2 显示了一个例子。这个想法是当 FET 重新开启时，体二极管将关闭。快速导通传播延迟可加快 FET 的导通速度，最大限度地缩短体二极管的导通时间，从而最大限度地降低损耗。

图 2：时序图，其中 t_PDLH 代表开启传播延迟

TI 的产品组合包括具有行业领先的高速开启传播延迟的栅极驱动器。见表 1。

表 1：高速驱动器