ASIC芯片全定制与半定制有什么不同?ASIC芯片设计过程介绍

以下内容中，小编将对ASIC芯片的相关内容进行着重介绍和阐述，希望本文能帮您增进对ASIC芯片的了解，和小编一起来看看吧。

一、ASIC芯片全定制与半定制

(一)全定制设计

全定制ASIC是利用集成电路的最基本设计方法(不使用现有库单元)，对集成电路中所有的元器件进行精工细作的设计方法。全定制设计可以实现最小面积，最佳布线布局、最优功耗速度积，得到最好的电特性。该方法尤其适宜于模拟电路，数模混合电路以及对速度、功耗、管芯面积、其它器件特性(如线性度、对称性、电流容量、耐压等)有特殊要求的场合;或者在没有现成元件库的场合。特点：精工细作，设计要求高、周期长，设计成本昂贵。

由于单元库和功能模块电路越加成熟，全定制设计的方法渐渐被半定制方法所取代。在IC设计中，整个电路均采用全定制设计的现象越来越少。全定制设计要求：全定制设计要考虑工艺条件，根据电路的复杂和难度决定器件工艺类型、布线层数、材料参数、工艺方法、极限参数、成品率等因素。需要经验和技巧，掌握各种设计规则和方法,一般由专业微电子IC设计人员完成;常规设计可以借鉴以往的设计，部分器件需要根据电特性单独设计;布局、布线、排版组合等均需要反覆斟酌调整，按最佳尺寸、最合理布局、最短连线、最便捷引脚等设计原则设计版图。版图设计与工艺相关，要充分了解工艺规范，根据工艺参数和工艺要求合理设计版图和工艺。

(二)半定制设计方法

半定制设计方法又分成基于标准单元的设计方法和基于门阵列的设计方法。

基于标准单元的设计方法是：将预先设计好的称为标准单元的逻辑单元，如与门，或门，多路开关，触发器等，按照某种特定的规则排列，与预先设计好的大型单元一起组成ASIC。基于标准单元的ASIC又称为CBIC(CellbasedIC)。

基于门阵列的设计方法是在预先制定的具有晶体管阵列的基片或母片上通过掩膜互连的方法完成专用集成电路设计。半定制相比于全定制，可以缩短开发周期，降低开发成本和风险。

二、设计过程

(1)需要对ASIC进行内部功能模块的划分，使每个功能模块实现相应的功能。各个功能模块连接到一起形成整个ASIC电路。

(2)根据功能模块的划分，按照功能和接口要求，采用硬件描述语言 (HDL)进行模块的逻辑设计，形成寄存器传输级(RTL)代码。

(3)针对ASIC规格书的功能和时序要求，采用现场可编程逻辑门阵列 (FPGA)原型或者软件仿真的方式，编写测试代码或者测试激励，进行逻辑验证，并确保逻辑设计完全符合设计要求。

(4)将RTL代码通过逻辑综合工具映射到相应的工艺库上，进行布局布线等版图设计，完成时序验证和收敛，形成用于投片生产的版图数据。

三、结构化 ASIC应运而生

FPGA与ASIC各有优势，学术界也展开了结合ASIC与FPGA的技术探索。

英特尔就提出了结构化ASIC的概念。结构化 ASIC 是 FPGA 和基于单元的 ASIC 之间的增量步骤。结构化 ASIC 以具有逻辑、内存、I/O、收发器和硬核处理器系统的通用基础阵列开始。设计人员只需定制互连，跳过基于单元的 ASIC 设计流程中涉及的许多步骤，而是专注于实现所需的定制功能。

从本质上讲，与 FPGA 相比，结构化 ASIC 具有更低的功耗和更低的单位成本，并且与基于单元的 ASIC 相比，具有更低的 NRE 和更快的上市时间。

在科学研究上，我们乐于看到百家争鸣，无论FPGA还是ASIC，代表的都是科技越来越多的可能性。

以上便是小编此次带来的全部内容，十分感谢大家的耐心阅读，想要了解更多相关内容，或者更多精彩内容，请一定关注我们网站哦。