多模式、多通道解码器软件功能，这款数字信号处理器，太牛了!!

在这篇文章中，小编将为大家带来恩智浦半导体DSP56371数字信号处理器的相关报道。如果你对本文即将要讲解的内容存在一定兴趣，不妨继续往下阅读哦。

针对音频/视频 (AV) 接收器、家庭影院、环绕声解码器、迷你立体声系统、数字电视音频系统和汽车音频系统，DSP56371 旨在通过支持最新一代解码器来满足音频电子系统设计人员的需求， 例如 Dolby®、THX® 和 DTS® 等。

DSP56371 能够运行延迟管理、低音管理和 DTS96/24，而使用的计算能力不到 DSP 的一半。 这使设计人员能够添加挑剔的音频消费者所期望的系统增强功能。通过使用更高的内核频率、更少的内存等待状态、更大数量的片上静态随机存取存储器 (SRAM) 和增加的增强型滤波器协处理器 (EFCOP)，可以提高性能。 通过消除对外部高速 SRAM 的需求并制作更小、更简单的电路板，DSP56371 具有丰富的性能和成本效益。

DSP56371 使用 DSP56300 内核，这是一个高性能、单时钟周期每指令引擎，提供高达摩托罗拉流行的 DSP56000 内核系列两倍的性能，同时保持与它的代码兼容性。 DSP56300 内核系列凭借其丰富的指令集和低功耗，在速度和功耗方面提供了一个新水平，从而支持新一代无线、电信和多媒体产品。

DSP56300 内核系列的重要架构增强包括桶形移位器、24 位寻址、指令补丁模块和直接存储器访问 (DMA)。 DSP56300 内核系列成员包含 DSP56300 内核和附加模块。这些模块是从标准预设计元素库中选择的，例如存储器和外围设备。可以将新模块添加到库中以满足客户规范。 DSP56300 内核与片上存储器和外设之间的标准接口支持多种存储器和外设配置。

数据 ALU 寄存器可以作为 24 位或 48 位操作数(或 16 位算术中的 16 位或 32 位操作数)通过 X 存储器数据总线 (XDB) 和 Y 存储器数据总线 (YDB) 读取或写入 模式)。 数据 ALU 的源操作数可以是 24、48 或 56 位(在 16 位算术模式下为 16、32 或 40 位)，始终源自数据 ALU 寄存器。 所有数据 ALU 操作的结果都存储在累加器中。 所有数据 ALU 操作都以流水线方式在两个时钟周期内执行，因此可以在每个时钟中启动一条新指令，从而产生每个时钟周期一条指令的有效执行率。每个算术运算的目标都可以用作紧随其后的算术运算的源操作数，而不会造成时间损失(例如，没有流水线停顿)。

MAC 单元包括 DSP56300 内核的主要算术处理单元，并对数据操作数执行所有计算。在算术指令的情况下，该单元最多接受三个输入操作数并输出一个 56 位结果，格式如下：扩展：最高有效乘积：最低有效乘积 (EXT:MSP:LSP)。 乘法器在二进制补码有符号、无符号或混合操作数之间执行 24 位 × 24 位并行小数乘法。 48 位乘积右对齐并添加到 A 或 B 累加器的 56 位内容中。 56 位结果可以存储为 24 位操作数。 LSP 可以被截断或舍入为 MSP。 如果指定，则执行舍入。

AGU 使用对内存中的数据操作数进行寻址所需的整数运算执行有效地址计算，并包含用于生成地址的寄存器。它实现了四种类型的算术：线性、模、多重环绕模和反向进位。 AGU 与其他芯片资源并行运行，以最大限度地减少地址生成开销。 AGU 分为两半，每半都有自己的地址 ALU。每个地址 ALU 有四组寄存器三元组，每个寄存器三元组由地址寄存器、偏移寄存器和修改寄存器组成。两个地址 ALU 是相同的。每个都包含一个 24 位全加器(称为偏移加法器)。第二个全加器(称为模加器)将第一个全加器的总和结果与存储在其相应修改寄存器中的模值相加。还提供了第三个全加器(称为反向进位加法器)。偏移加法器和反向进位加法器并联并共享公共输入。它们之间的唯一区别是进位以相反的方向传播。测试逻辑确定输出全加器的三个相加结果中的哪一个。每个地址 ALU 可以在一个指令周期内从其各自的地址寄存器文件中更新一个地址寄存器。相关修饰寄存器的内容指定地址寄存器更新计算中使用的算术类型。修饰符值在地址 ALU 中解码。

以上就是小编这次想要和大家分享的内容，希望大家对本次分享的内容已经具有一定的了解。如果您想要看不同类别的文章，可以在网页顶部选择相应的频道哦。