快速稳定的皮安表电路可处理宽电压范围

评估模拟开关、多路复用器、运算放大器和其他 IC 对 IC 测试工程师提出了挑战。典型的测试场景需要对设备的输入施加测试或强制电压，并测量任何产生的泄漏电流和偏移电流，通常为 1 pA 或更低。与缓慢且昂贵的商用自动测试仪相比，这个设计中的低功耗测量电路可以强制提供广泛的测试电压并提供快速稳定，以最大限度地提高设备测试吞吐量。广泛使用表面贴装元件可最大限度地减少其印刷电路板空间要求，并允许在靠近测试夹具的地方封装多个测量电路。

该电路包括一个强制电压缓冲器/放大器、一个浮动轨电源和一个 IVC(电流电压转换器)。向被测设备施加强制电压会产生泄漏电流，电路将其转换为与泄漏电流成比例的输出电压。在传统的 IVC 中，要测量的电流会在分流电阻上产生电压。IVC 使用反馈电流表拓扑，其中运算放大器 IC 1(Analog Devices AD795)从反馈电流中减去未知电流，并提供与未知电流成比例的输出电压。

在本设计中，输入的直流电阻主要由 R 2 和 IC 1的有效输入电阻组成，或在直流时略大于 100Ω。在 50 至 300 Hz 的电源线频率范围内，电路的交流阻抗平均约为 10 kΩ，或比典型的分流电阻 IVC 的输入电阻约 10 MΩ 小 1000 倍。该电路的 100-MΩ 反馈电阻器 R 1提供的电流电压转换比超过分流转换比的 10 倍。这种设计的建立速度更快，并且在电源线频率下提供更好的抗干扰能力。分流转换器。在测试运算放大器的输入电流时，它还可以减少不需要的分压器效应。

R 1 产生 100 µV/pA 的电流电压转换比。放大器 IC 2是一款 AD795，可提供 10 倍的额外电压增益，将比率提升至 1 mV/pA，并降低差分放大器 IC 3的 CMRR(共模抑制比)引入的误差影响。OP1177差分放大器 IC 3从 IVC 的输出中减去强制电压，并提供以地为参考的输出信号。

一对背靠背的 BAV199 二极管 D 1A 和 D 1B 通过将高电流分流到强制电压放大器 IC 4及其保护熔断器 F 1来保护 IC 1免受电压过载。当强制电压从一个值快速转换到另一个值时，二极管通过在高转换速率间隔期间提供高驱动电流，大大改善了 IVC 的建立时间。

在 ±30V 电源轨下工作，经过轻度补偿的三倍增益高压 OPA551 放大器 IC 4从 ±7V 的普通 ATE(自动测试设备)电压中获得高达 ±22V 的强制电压。在被测器件发生灾难性短路的情况下，保险丝 F 1通过限制来自 IC 4 的故障电流来防止进一步损坏，IC 4可以提供高达 380 mA 的短路电流。

IC 4的输出 还驱动一个稳压器电路，该电路产生以测试输入强制电压为基准的 ±5V 浮动电源电压。这部分电路在 ±30V 电源下耗散不到 100 mW 的功率。Vishay/Siliconix SST505 JFET 恒流稳压器“二极管”Q 1 和 Q 4 提供 1-mA 恒流源，晶体管 Q 2 和 Q 3 缓冲。每个电流调节器二极管的最大额定值为 45V，缓冲器通过将施加在二极管上的电压限制在大约 3V 来提供过压保护。

将 1 mA 电流施加到电阻器 R 5 和 R 6 会产生 ±5V 轨电压。二极管D 2 和D 3补偿射极跟随器Q 6B 和Q 7B 上的基极-发射极电压降。晶体管 Q 6A 和 Q 7A 在有缺陷的被测设备将其电源短路到 IVC 的输入节点时提供过压保护。晶体管 Q 5 和 Q 8 通过分流电流二极管来限制浮动电源的输出电流。二极管 D 4 在异常启动条件下防止浮动电源轨的极性反转。

在工作中，该电路在 ±4nA 满量程输入范围内以 1 GΩ 的有效跨阻提供 0.999V/nA 的输出。该电路的输出失调对应于大约 143 fA。超过 ±22V 的强制电压跨度，浮动电源轨电压开始饱和，IC 3的输入 CMRR 限制 变得明显，IVC 的输出电压变为非线性。在 ±20V 强制电压范围内电路的空载输出的 –31 fA/V 电流测量误差。由 IC 3、R N2和 R N3组成的差分放大器 贡献了电路的大部分增益，而 IC 1的低输入偏置电流有助于低失调误差。±20V 强制电压范围内的输出线性度平均为 111 fA pp。

该电路的压摆率能力变化很大，但一般来说，当 D 1 驱动被测设备时，输出会在 100 µs 或更短的时间内忠实地压摆整个 40V 强制电压跨度。一旦高压摆周期完成，IVC 就会脱离饱和状态，其输出变为时间常数为 1 毫秒的指数电压。输出在大约 10.6 毫秒内稳定到 100 fA。在空载条件下，电路从 ±30V 电源消耗大约 10.2 mA，从 ±15V 电源消耗 400 µA。 原型电路的布局在单面印刷电路板上大约占 1.5 英寸2 ，将元件放置在双面板的两面可以将面积减少到 1 英寸2 为获得最佳性能，布局必须包括输入端子周围的保护环以及连接到 IC 1引脚 2 的所有走线。该电路的尺寸允许将其放置在被测设备夹具上，以最大限度地减少引线长度和电源线引起的电磁干扰。虽然能够测量小至 1 pA 的电流，但该电路可以通过减小 R 1的值来适应更大的电流。