当前位置:首页 > 公众号精选 > 全栈芯片工程师
[导读]最经典的2DFF 1-bit同步器如下,下图结构通常用于单bit控制信号的异步处理:

(一)单bit信号同步器

最经典的2DFF 1-bit同步器如下,下图结构通常用于单bit控制信号的异步处理:

当Rx Clock Domain第一级寄存器R1的时钟上升沿“恰好”碰到Tx Clock的上升沿,也就是不满足Rx Clock的建立保持时间要求时,就会采样到亚稳态的值,在第二级寄存器R2采样R1的输出前,有70%~80%的概率是R1的输出已经能稳定在0或1,再经过R2的二级触发器后,稳定的概率为99%。

注意:

  • cdc_s信号必须做到glitch free,也就是我们通常说的寄存输出;

  • int_s信号链路禁止组合逻辑,其本质也是杜绝glitch的出现。


第一级寄存器R1的行为到底是啥样子的?由于cdc_s信号是Tx clock Domain,而R1寄存器的采用时钟是Rx clock Domain,当Rx clock采样时,若cdc_s正好跳变(不满足setup/hold),那么就会出现如下两种情况,而前仿真是无法仿真出下图2种行为的(具体见芯片设计之CDC异步电路(一)一文)。



上面的论述是基于电平方式,那么怎么确保脉冲能被采到呢?源时钟域的时钟慢的话,快采慢OK,否则慢采快就有如下漏采的问题。


怎么保证异步脉冲被采到?先不说展宽的方式,先看下图所示,假设第一个posedge采样到了不确定电平(红线),后面在脉冲拉低之前,还有第二个posedge采样到稳定电平(绿线)。

也就是说,只要采样周期T小于被采样周期(有“3个沿”),可以是上升沿或者下降沿,这样就能保证这个脉冲一定会被采样到,为了方便计算,一般加0.5个采样周期的裕度,即目的时钟频率是源时钟频率的1.5倍。



(二DMUX同步器
两级寄存器(先进工艺要求三级)的同步器通常用于控制信号的异步处理,但是data bus的异步处理呢?我们可以采用DMUX结构。

注意:

  • tx_sel、rx_sel有效时,cdc_d数据总线必须保持稳定;


(三握手处理
源时钟域先将数据发送到总线上,并给出一个valid信号,而目标时钟域同步valid信号后,若valid信号为高电平则采样总线数据,并返回一个ready信号给源时钟域。源时钟域再次同步该ready信号,若ready信号为高,则代表一次握手成功,数据传输完毕,开始进行下一次数据传输。

采用握手机制可以保证异步multi-bit数据传输不出现错误,但由于需要等待握手的完成再传输数据,因此传输效率较低。


相比下文将解说的异或展开的办法,异步握手处理的来回的延迟更大,容易造成脉冲漏采,这是缺点,但是可以保证目标时钟域始终能采集到源时钟域(不论异步时钟频率相差多少),尤其是,在项目继承、项目换人的情况下,更改设计频率不会埋雷,这一点对于敏捷开发尤其重要。

另外一个技巧,我们可以利用(rd_en_cdc | rd_en_ack_d2)作为门控时钟,控制源时钟域的控制信号、数据信号的翻转,降低功耗,等(rd_en_cdc | rd_en_ack_d2)都为低时,启动下一次传输,这样子既保证了数据稳定传输、也降低了功耗,同时项目也能稳定继承,避免埋雷。


(四)异步FIFO

老生常谈的异步FIFO,其本质是采用格雷码,在地址连续的情况下,其对应格雷码每个周期只变化1bit,因此可以直接异步采样。

注意:

  • FIFO的overflow、underflow问题;

  • tx_addr是连续的,即地址hamming distance是1;

  • FIFO深度须2^n;

    经典的FIFO结构如下:


    核心电路:是将FIFO读写地址指针的二进制码转成格雷码,方便同步器打两拍传递到对向时钟域去做空满判断。

空满判断:为了区别空满,我们增加1bit的地址(MSB),我习惯直接用Gray码比较读写指针判定空满:

  • 当Gray码读写指针完全相等时,FIFO空;
  • 当Gray码读写指针最高2bit相反,其余bit相同时,FIFO满;通常二进制码比较空满是:最高bit不同,其余bit相同,则FIFO满,而格雷码则不同哈。


(五)结绳法

假设源时钟域的信号脉冲rd_en是周期性的出现,那么可以每次出现rd_en时与rd_en_cdc异或一下得到翻转的rd_en_cdc。


本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

74LS175是一款4D触发器集成电路,它包含6个D触发器,这些触发器可以组合起来形成寄存器或抢答器等多种功能部件。

关键字: 74ls175 触发器 寄存器

单片机复位电路的作用是:使单片机恢复到起始状态,让单片机的程序从头开始执行,运行时钟处于稳定状态、各种寄存器、端口处于初始化状态等等。

关键字: 复位电路 单片机 寄存器

寄存器变量是计算机中一种重要的存储方式,它使用CPU中的寄存器来存储数据和指令。寄存器直接与CPU的运算和控制部件相连,因此访问速度非常快,通常在一个CPU周期内就能完成数据的读写操作。相比于内存和硬盘等存储设备,寄存器...

关键字: 寄存器 存储器

寄存器和存储器是计算机及其它电子设备中的两种重要存储组件,它们在存储方式、存储容量和访问速度等方面存在明显的差异。

关键字: 寄存器 存储器

寄存器和内存是计算机系统的两个重要组成部分,它们之间存在着密切的关系。本文将介绍寄存器和内存的基本概念、功能、类型以及它们之间的关系,旨在帮助读者更好地理解计算机系统的运行原理。

关键字: 寄存器 内存

寄存器是计算机硬件中的重要组件,用于临时存储数据和指令。正确地使用寄存器能够提高程序的执行效率,然而不正确的使用也可能导致各种问题。本文将详细介绍寄存器的使用方法以及在使用时需要注意的事项。

关键字: 寄存器 计算机硬件

寄存器和暂存器都是计算机硬件中的重要组件,它们在计算机系统中发挥着不同的作用。下面我们来详细了解一下它们的区别以及各自的特点和应用。

关键字: 寄存器 暂存器

寄存器是一种重要的计算机硬件组件,用于临时存储数据或指令。在计算机架构中,寄存器是CPU内部的一部分,用于加速数据的处理速度。寄存器通常由高速缓存(cache)和随机存取存储器(RAM)组成。

关键字: 寄存器 计算机硬件

寄存器是计算机中一种用于暂存数据的高速存储器,也是计算机体系结构中的重要组成部分。它们通常被集成在中央处理器(CPU)内部,用于存储和处理指令执行过程中的数据。

关键字: 寄存器 存储器 计算机

AVR单片机硬件结构采取8位机与16位机的折中策略,即采用局部寄存器存堆(32个寄存器文件)和单体高速输入/输出的方案(即输入捕获寄存器、输出比较匹配寄存器及相应控制逻辑)。提高了指令执行速度(1Mips/MHz),克服...

关键字: AVR单片机 RAM 寄存器
关闭