解析异步电路设计

老生常谈的异步FIFO，其本质是采用格雷码，在地址连续的情况下，其对应格雷码每个周期只变化1bit，因此可以直接异步采样。

注意：

• FIFO的overflow、underflow问题；

• tx_addr是连续的，即地址hamming distance是1；

• FIFO深度须2^n；

  经典的FIFO结构如下：

  
  核心电路：是将FIFO读写地址指针的二进制码转成格雷码，方便同步器打两拍传递到对向时钟域去做空满判断。

空满判断：为了区别空满，我们增加1bit的地址(MSB)，我习惯直接用Gray码比较读写指针判定空满：

• 当Gray码读写指针完全相等时，FIFO空；
• 当Gray码读写指针最高2bit相反，其余bit相同时，FIFO满；通常二进制码比较空满是：最高bit不同，其余bit相同，则FIFO满，而格雷码则不同哈。
  
  

（五）结绳法

假设源时钟域的信号脉冲rd_en是周期性的出现，那么可以每次出现rd_en时与rd_en_cdc异或一下得到翻转的rd_en_cdc。