Chiplet能否实现弯道超车？国产半导体IP突围还需要努力

在全球半导体产业发展历程中，随着芯片设计复杂程度不断提升，研发费用逐步升高，同时伴随着芯片种类的愈加丰富，衍生出的集成电路、逻辑或单元布局设计的具有特定功能、可重复使用的电路模块——半导体IP逐渐与EDA并列成为支撑芯片设计的最重要的上游核心技术。简化IC设计流程的IP复用理念极大地推动了芯片设计产业的繁荣。

随着芯片设计复杂度不断提高，设计难度大、成本高、风险大，在引入新工艺后，芯片的签核流程也变得越来越复杂，引入IP不仅可以加速产品上市时间，还可以降低设计成本和风险。对此，深耕一站式IP长达16年的芯动科技形象地比喻道，芯片IP是芯片的基石，是芯片大厦的砖瓦，“小”IP，撬动“大”市场——IP对产业撬动作用高达600倍，但是由于其技术和生态壁垒，是芯片行业的“硬骨头”，高速接口IP更成为后摩尔时代高性能芯片系统集成的关键。因此，当前首要的就是本土企业放下“国产IP技不如人”的偏见、加强彼此之间的合作，取长补短，形成1+1>2的国产生态共赢局面。

“摩尔定律放缓和对高性能计算的追求正在引领先进封装时代的到来，这必将带来对于像芯和半导体先进封装仿真EDA解决方案的迫切需求，”Chipletz CEO Bryan Black 评论道，“芯和半导体及其 Metis 电磁场仿真工具在仿真效率和内存消耗方面提供了业界前所未有的性能优势，帮助我们顺利应对信号和电源完整性分析方面的独特挑战。”

“Chipletz 公司的Smart Substrate™ 产品将成为2.5D/3DIC先进封装的开发工程师工具包中的一个强有力补充，”芯和半导体CEO凌峰博士说， “Smart Substrate™ 能在一个封装体内实现来自不同供应商的多个不同芯片的异构集成，这对于 AI 工作负载、沉浸式消费者体验和高性能计算市场尤其重要。芯和半导体很高兴能够在这项先进封装技术的交付中发挥作用。”

芯粒是不同功能芯片裸片的拼搭，某种意义上也是不同IP的拼搭。芯原作为中国大陆第一，全球第七的半导体IP供应商，在各类处理器IP上有着深度布局，将通过“IP芯片化(IP as a Chiplet)”和“芯片平台化(Chiplet as a Platform)”持续推进芯粒技术的发展和产业化落地。

芯原有六大核心处理器IP，分别为图形处理器(GPU)IP、神经网络处理器(NPU)IP、视频处理器(VPU)IP、数字信号处理器(DSP)IP、图像信号处理器(ISP)IP和显示处理器IP，此外还有1,400多个数模混合IP和射频IP。芯原将这些处理器IP有机结合，推出了处理器IP 子系统、IP 平台等，例如从摄像头输入一直到显示输出的整个智能像素处理IP平台。基于丰富的IP储备，芯原提出了IP芯片化(IP as a Chiplet，IaaC)的理念，旨在以芯粒实现特殊功能IP的“即插即用”，解决7nm、5nm及以下工艺中，性能与成本的平衡，并降低较大规模芯片的设计时间和风险。

· 新封装领域，3D 封装、SiP(System In a Package，系统级封装)已实现规模商用，以 SiP等先进封装为基础的 Chiplet 模式未来市场规模有望快速增长，目前台积电、AMD、Intel 等厂商已纷纷推出基于 Chiplet 的解决方案。

· 新材料领域，随着 5G、新能源汽车等产业的发展，硅难以满足对高频、高功率、高压的需求以 GaAs、GaN、SiC 为代表的第二代和第三代半导体迎来发展契机。

· 新架构领域，以 RISC-V 为代表的开放指令集将取代传统芯片设计模式，更高效应对快速迭代、定制化与碎片化的芯片需求。为应对大数据、人工智能等高算力的应用要求，AI NPU 兴起。存内计算架构将数据存储单元和计算单元融合为一体，能显著减少数据搬运，极大地提高计算并行度和能效。长期来看，量子、光子、类脑计算也有望取得突破。