曝纳米片晶体管架构的2nm工艺，将于2025年量产

在上周的SEDEX 2022，三星更新了技术路线图，宣称计划2025年投产2nm芯片，2027年投产1.4nm。其中对于2nm，三星研究员Park Byung-jae介绍了BSPDN(back side power delivery network)也就是背面供电。该技术最早于2019年IMEC研讨会上被提出，2021年IEDM的一篇论文中又做了引用。

论文称，背面供电能解决当前正面方案(FSPDN)造成的布线堵塞问题，微观层面，可使芯片的性能提升44%，能效提升30%。

事实上，此前Intel也介绍过在未来的更先进工艺中使用VIA，后者同样是背面供电技术。

台积电3nm(N3)工艺将于2022年内量产，而台积电首度推出采用纳米片晶体管(GAAFET)架构的2nm(N2)制程工艺，将于2025年量产。

台积电总裁魏哲家在线上论坛表示，身处快速变动、高速成长的数字世界，对于运算能力与能源效率的需求较以往更快速增加，为半导体产业开启前所未有的机会与挑战。值此令人兴奋的转型与成长之际，台积电在技术论坛揭示的创新成果彰显了台积电的技术领先地位，以及支持客户的承诺。

与此同时，台积电研发资深副总裁米玉杰(YJ Mii)在这场会议上宣布，台积电会在2024年拥有光刻机巨头ASML最先进、最新的高数值孔径极紫外光(high-NA EUV)曝光机微影设备，即第二代EUV光刻机。“主要用于合作伙伴的研究目的......针对客户需求，开发相关基础架构与格式的解决方案，推动创新。”

然后，工厂在这一基础上添加了它所谓的纳米片而不是纳米线，并将该技术称为 MBCFET。但这里要说的 BSPDN 与此不同，可以理解为三星、英特尔和台积电使用的小芯片设计的演变。

借助小芯片技术方案，我们可以在单个芯片上应用同种工艺，也可以连接来自不同代工厂不同工艺制造的各种芯片，这也是英特尔 14 代酷睿和 AMD 锐龙采用的技术方案，它也称为 3D-SoC，可以同时将逻辑电路和内存模块并在一起。

据介绍，BSPDN 与前端供电网络不同，它主要是利用后端;正面将具有逻辑功能，而背面将用于供电或信号路由。

IT之家了解到，BSPDN 的概念于 2019 年在 IMEC 上首次被提出，当时有一篇引用该技术的 2nm 论文也在 2021 年的 IEDM 上进行了发表。

作者在这篇韩文名为《SRAM 宏和使用 2nm 工艺后端互连的逻辑设计和优化》的论文提出，将供电网络等功能移至芯片背面，从而解决仅使用正面造成的布线堵塞问题。据称，与 FSPDN 相比，BSPDN 的性能可提高 44%，同时功率效率提高 30%。

在芯片制造领域，台积电凭借着超高的良品率，一举成为全球最大的芯片制造商，而三星和英特尔紧随其后，尤其是英特尔，一直都想重新回到半导体领导者地位。

然而，现实并不允许英特尔“臆想连篇”，原因很简单，那就是英特尔和台积电之间的差距实在是太大了。要知道，目前英特尔只是进入了10nm制程工艺，而台积电和三星都已经完成了3nm芯片的研发。关键是，台积电已经计划在2025年实现2nm芯片的量产。

也就是说，如果英特尔想超越台积电，那么就必须在2025年之前实现2nm芯片或者突破更高制程芯片。这项任务对于英特尔来说，几乎不可能完成。正如台积电创始人张忠谋说的那样：即使投资540亿美元，美国也不可能打造一条完整的半导体产业链，其推动芯片本土化属于徒劳无功之举。

要知道，英特尔可是有着“美太子”之称，其不仅能够从ASML手中获得最先进的EUV光刻机，而且还能不收任何限制的使用美技术和元器件。在这样的情况下，英特尔至今都没有突破7nm制程，其实力不敢恭维。

魏哲家表示，“台积电正与设备供应商紧密合作，为3nm 制程准备更多产能，以支持客户在明年、2024年及未来的强劲需求”。此外，对于2nm工艺的进程，他透露目前一切顺利，甚至优于预期，所以台积电仍预计会在2025年量产。

台积电在6月份正式公布了2nm工艺，并透露了一些技术细节，相比3nm工艺，在相同功耗下，2nm速度快10~15%;相同速度下，功耗降低25~30%。

不过在晶体管密度上，2nm工艺的提升就不那么让人满意了，相比3nm只提升了10%，远低于以往至少70%的晶体管密度提升，这可能是台积电首次在2nm工艺上放弃FinFET晶体管，改用GAA晶体管所致，第一代工艺会保守一些。

众所周知，三星上半年量产了3nm芯片，采用的是GAAFET晶体管技术，也就是全栅场效应晶体管，相比于上一代的FinFET晶体管，功耗率，性能更强。

日前，台积电公布了 Q3 季度业绩，同时透露了最新的工艺进展，3nm 工艺的需求已经超过了预期，明年会满载量产，而 2nm 工艺也进度喜人，2025 年量产。台积电在 6 月份正式公布了 2nm 工艺，并透露了一些技术细节，相比 3nm 工艺，在相同功耗下，2nm 速度快 10~15%;相同速度下，功耗降低 25~30%。

不过在晶体管密度上，2nm 工艺的提升就不那么让人满意了，相比 3nm 只提升了 10%，远低于以往至少 70% 的晶体管密度提升，这可能是台积电首次在 2nm 工艺上放弃 FinFET 晶体管，改用 GAA 晶体管所致，第一代工艺会保守一些。

根据台积电 CEO 魏哲家的说法，2nm 工艺的进展很顺利，甚至超过预期，不过他们现在的计划依然是 2025 年量产，没打算提前。台积电的 2nm 工艺应该还是会由苹果首发，今年的 A16 是 4nm，明年的 A17 及后年的 A18 应该都是 3nm，2025 年的 A19 芯片才有可能用上 2nm 工艺。

所以美国这次针对芯片设计也下手了，卡住2nm，让我们在设计、制造这两大关键环节上都受限，这样美国才能掌握全球的芯片市场。

可见，2nm芯片这一块，我们真的要靠自己的，连EDA这样的工具，都不能依赖，全部要自己的整个产业链崛起才行。

当然，也许并不是要所有产业链都达到2nm水平，但必须在供应链的所有关键环节，取得能与其他地区相互制衡的地位，大家相互制衡，否则就要经常被卡

尽管绝大部分半导体市场都被成熟制程占据，多数应用领域并不需要用到更先进的2nm制程，但各企业还是竞相追逐，甚至近日传出日美两大半导体大国要联合研发2nm芯片的消息。“2nm现象”，值得深思。

先进制程市占率上升

不难看出，尽管如今半导体市场被成熟制程占据，但先进制程举足轻重。

随着摩尔定律的不断发展，在先进制程的发展之路上，荆棘重重。也因此，随着技术研发难度越来越高，不少厂商开始选择放弃先进制程的竞争，彻底投身于成熟制程的研发。例如，晶圆代工厂格芯曾在2020年公开表示放弃7nm以下的竞争。

然而，随着人们对新兴技术追求脚步的不断加速，近年来市场对于先进制程的热度只增不减，市占率不断飙升。

IC Insights数据显示，在2019年，10nm以下先进制程的市占率仅为4.4%，到2024年其比例将增长到30%，而10nm～20nm制程的市占率将从38.8%下降到26.2%，20nm～40nm制程的市占率将从13.4%下降到6.7%。

几乎同一时间，有报道称三星电子从ASML获得了十多台EUV光刻机。而三星同样表示其2nm芯片将于2025年量产。不难看出，三星也在为3年后的2nm芯片量产蓄力。