台积电中科 2nm 制程晶圆厂交地再度延迟

据业内信息报道，台湾地区中科管理局在本周一再度宣布延后台积电 2nm 晶圆厂的开发日程，预计今年第四季度才能完成取地及相关计划作业程序，大约 11 月交地后公共工程与厂商方可同步动工。

据悉，台积电 2nm 晶圆厂区分别计划在竹科宝山、中科设厂。台积电总裁魏哲家在年初的法说会上表示，2nm 制程工艺的进度比之前预估的要更好，明年维持风险试产，预计两年后量产。

根据公开的资料显示，台积电 2nm 晶圆厂中科台中园区二期的扩建案共规划了两期共计四座晶圆厂，本来是计划 2023 年就开始动工并最快与明年年底前将第一座 2nm 晶圆厂投产。

根据台积电的财报数据显示，上个月合并总营收约为 1631.74 亿新台币(约 53.38 亿美金)，环比减少 18.4%，同比增长 11.1%，前两个月的总营收约 3632.25 亿新台币(约 118.82 亿美金)，同比增长 13.8%。

2nm 制程工艺是在 3nm 制程工艺之后的下一个微缩制程，台积电和英特尔都已经在其战略上规划了 2nm 的产品。2018年底，台积电董事长刘德音就预测芯片规模将继续扩大到 2nm~3nm 制程工艺。

然而到 2019 年，半导体业内还没有确定台积电的技术水平是否可以在 3nm 以外的水准上使用的时候，台积电已经实现了从 FinFET 到闸极全环电晶体(GAAFET)类型的转变。

2020 年的时候，台积电就计划在 2024 年左右进入 2nm 的风险生产，同年台积电开始在新竹科学工业园区建立一个 2nm 技术的研发实验室。同年台积电董事长刘德音也表示将在台湾新竹建立一个 2nm 制程的工厂，也可以根据需求在台中市的中部科学工业园区安装生产。

据悉，2nm 制程相比 3nm 制程可在相同功耗下提高 10~15% 执行效能，而在相同效能下则可降低 25~30% 的功耗，2nm 制程技术采用奈米片电晶体(Nanosheet)设计，将取代过往使用多年的鳍式场效应晶体管(FinFET)设计，同时也能结合Chiplet小晶片设计方案，分别可对应行动装置运算，以及高效能运算处理器设计需求。