晶振电路设计大全

在单片机中，时钟就如同人类的心脏一般，为单片机提供工作的节拍。在单片机中晶振是普遍存在的。晶振为什么如此必要，原因在于单片机能否正常工作的必要条件之一就是时钟电路。晶振好比单片机的心脏，如果没有心脏起跳，单片机无法工作。当然，电子电路设计并非速度越快越好，实际上是速度够用就好，速度越快越容易受干扰，也容易成为影响外界的干扰源。

由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频率范围内，晶振呈现为感性，简单理解就是等效为一个电感，所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路，由于晶振等效为电感的频率范围很窄，所以即使其他元件的参数有变化，这个振荡器的频率也能保持相对的稳定，展现出高Q值。晶振在通过一定的外接电路生成频率和峰值稳定的正弦波，该正弦波在单片机内部调理电路整形下成为方波，作为单片机内部时序电路工作的时钟信号。

晶振有一个重要的参数，那就是负载电容值，选择与负载电容值相等的并联电容，就可以得到晶振标称的谐振频率。

我们在设计的时候经常会看见MCU的管脚有OSC1和OSC2，一般会连两个电容CL1和CL2，CL1和CL2是否就是负载电容呢?其实它们只是负载电容的一部分，而且大家要注意到，CL1和CL2从晶振来看它们是串联的，只不过它们之间有一个公共点接地。真正的负载是CL1和CL2，MCU OSC1/OSC2这两个管脚自身对地的寄生电容COSC1,COSC2,MCUOSC1/OSC2这两个管脚之间的杂散电容CS，还有一个是晶振本身的C0，这几部分共同组成了真正的负载。

晶体负载电容和频偏之间的关系

负载电容(load capacitance)主要影响负载谐振频率和等效负载谐振电阻，它与石英谐振器一起决定振荡器的工作频率，通过调整负载电容，一般可以将振荡器的工作频率调到标称值。应用时我们一般外接电容，便是为了使晶振两端的等效电容等于或接近负载电容，对于要求高的场合还要考虑ic输入端的对地电容，这样便可以使得晶振工作的频率达到标称频率。

负载电容常用的标准值有12.5 pF，16 pF，20 pF，30pF,负载电容和谐振频率之间的关系不是线性的，负载电容变小时，频率偏差量变大;负载电容提高时，频率偏差减小。

晶振负载电容外匹配电容CL1及CL2计算，如果晶振两端的等效电容与晶振标称的负载电容存在差异时，晶振输出的谐振频率将与标称工作的工作频率产生一定偏差(又称之为频偏)，所以合理匹配合适的外加电容使晶振两端的等效电容等于或接近负载电容显得十分重要。

假设我们需要计算的电路参数如下所述。芯片管脚的输入电容如图三CN56XX所示，Ci=4.8pF;所需要采用的晶体规格如图二所示，标称负载电容CL=12.5pF，晶体的寄生电容CS=0.85pF。

晶振电路设计考虑事项：

1、使晶振、外部电容器(如果有)与 IC之间的信号线尽可能保持最短。当非常低的电流通过IC晶振振荡器时，如果线路太长，会使它对 EMC、ESD 与串扰产生非常敏感的影响。而且长线路还会给振荡器增加寄生电容。

2、尽可能将其它时钟线路与频繁切换的信号线路布置在远离晶振连接的位置。

3、当心晶振和地的走线

4、将晶振外壳接地

如果实际的负载电容配置不当,第一会引起线路参考频率的误差.另外如在发射接收电路上会使晶振的振荡幅度下降(不在峰点),影响混频信号的信号强度与信噪. ，当波形出现削峰,畸变时,可增加负载电阻调整(几十K到几百K).要稳定波形是并联一个1M左右的反馈电阻。