arm的内核体系结构，有何特点？

本文中，小编将对ARM处理器予以介绍，如果你想对它的详细情况有所认识，或者想要增进对它的了解程度，不妨请看以下内容哦。

一、ARM处理器为什么FIQ快

1：ARM的FIQ模式提供了更多的banked寄存器，r8到r14还有SPSR，而IRQ模式就没有那么多，R8,R9,R10,R11,R12对应的banked的寄存器就没有，这就意味着在ARM的IRQ模式下，中断处理程序自己要保存R8到R12这几个寄存器，然后退出中断处理时程序要恢复这几个寄存器，而FIQ模式由于这几个寄存器都有banked寄存器，模式切换时CPU自动保存这些值到banked寄存器，退出FIQ模式时自动恢复，所以这个过程FIQ比IRQ快.不要小看这几个寄存器，ARM在编译的时候，如果你FIQ中断处理程序足够用这几个独立的寄存器来运作，它就不会进行通用寄存器的压栈，这样也省了一些时间。

2：FIQ比IRQ有更高优先级，如果FIQ和IRQ同时产生，那么FIQ先处理。

3：在symbian系统里，当CPU处于FIQ模式处理FIQ中断的过程中，预取指令异常，未定义指令异常，软件中断全被禁止，所有的中断被屏蔽。所以FIQ就会很快执行，不会被其他异常或者中断打断，所以它又比IRQ快了。而IRQ不一样，当ARM处理IRQ模式处理IRQ中断时，如果来了一个FIQ中断请求，那正在执行的IRQ中断处理程序会被抢断，ARM切换到FIQ模式去执行这个FIQ，所以FIQ比IRQ快多了。

4：另外FIQ的入口地址是0x1c,IRQ的入口地址是0x18。写过完整汇编系统的都比较明白这点的差别，18只能放一条指令，为了不与1C处的FIQ冲突，这个地方只能跳转，而FIQ不一样，1C以后没有任何中断向量表了，这样可以直接在1C处放FIQ的中断处理程序，由于跳转的范围限制，至少少了一条跳转指令。

二、ARM内核体系结构

ARM内核分为ARM7、ARM9、ARM10以及StrongARM等几类。其中每一类又根据其各自包含的功能模块而分成多种构成在ARM内核中有四个功能模块可供生产厂商根据不同用户的不同要求来配置生产。这四个模块分别用T、D、M和I来表示。

T：表示Thumb，该内核可从16位指令集扩充到32位ARM指令集。

D：表示Debug，该内核中放置了用于调试的结构，通常它为一个边界扫描JTAG，可使CPU进入调试模式，从而可方便地进行断点设置、单步调试。

M：表示Multiplier，是8位乘法器。

I：表示EmbeddedICE Logic,用于实现断点观测及变量观测的逻辑电路部分，其中的TAP控制器可接入到边界扫描链。

1、ARM7

ARM7 采用ARMV4T(Newman)结构，分为三级流水，空间统一的指令与数据Cache，平均功耗为0.6mW/MHz，时钟速度为66MHz，每条指令平均执行1.9个时钟周期。其中的ARM710，ARM720和ARM740为内带Cache的ARM核。

2、ARM9

ARM9 采用ARMV4T(Harvard)结构，五级流水处理以及分离的Cache结构，平均功耗为0.7mW/MHz。时钟速度为120MHz- 200MHz，每条指令平均执行1.5个时钟周期。与ARM7系列相似，其中的ARM920、ARM940和ARM9E为含Cache的CPU核。性能为132MIPS(120MHz时钟，3.3V供)或220MIPS(200MHz时钟)。

3、ARM10

ARM10采用ARMV5T结构，六级流水处理，指令与数据分离的Cache结构。平均功耗为1000mW，时钟速度为300MHz，每条指令平均执行1.2个周期，其中ARM1020为带Cache的版本。

ARM10TDMI：与所有ARM核在二进制级代码兼容，内带高速32X16MAC，预留DSP协处理器接口。其中的VFP10(矢量浮点单元)为七级流水结构。

ARM1020T： ARM10TDMI+32KID Caches+MMU结构，300MHz时钟，功耗为1W(2.0V供电)或00mW(1.5V供电)。指令 Cache和数据Cache分别为32K，宽度为64bits。能够技术多种商用操作系统。适用于下一代高性能手持式因特网设备及数字式消费类应用。

4、StrongARM

StrongARM处理器采用ARMV4T的五级流水结构。目前有SA110、SA1100以及SA1110等三个版本。

经由小编的介绍，不知道你对ARM处理器是否充满了兴趣?如果你想对它有更多的了解，不妨尝试度娘更多信息或者在我们的网站里进行搜索哦。