如何采用Cortex-M3处理器进行合理的测试设计？

ARM Cortex-M 系列微处理器主要用于低成本和低功耗领域，如智能测量。人机接口设备。汽车和工业控制系统。大型家用电器。消费性产品和医疗器械等领域。ARM Cortex-M3 内核搭载了若干种调试相关的特性。

第一使用JTAG跟踪访问程序，JTAG是行业标准的接口，用于下载和调试目标处理器上的程序以及许多其他功能。它提供了连接设备的简便方法，并且在所有基于Arm处理器的设备上都可用。JTAG接口可与基于Cortex-M的设备一起使用，以访问CoreSight调试功能。

JTAG在每一个TCK信号的上升沿采样TMS信号和TDI信号，决定状态机的状态是否发生变化，在每一个TCK信号的下降沿输出TDO信号。可以看到，无论TAP目前处于哪一个状态，只要TMS保持高电平并持续5个TCK时钟，则TAP一定会回到Test-Logic-Reset状态。

JTAG内部有一个IR(instruction register)寄存器和多个DR(data register)寄存器，IR寄存器决定要访问的是哪一个DR寄存器。DR寄存器有IDCODE、BYPASS等。在Test-Logic-Reset状态下IR寄存器默认选择的是IDCODE这个DR寄存器。

JTAG主机通过IR SCAN设置IR寄存器的值，然后通过DR SCAN来读、写相应的DR寄存器。

目前RISC-V的官方调试上位机是openocd，调试工具可以是JLink或者CMSIS-DAP。可以分为主要分为3个部分，(1)分别是Debug Host，可以理解为PC;(2)Debug Hardware，可以理解为JLink或者CMSIS-DAP这样的调试工具;(3)第三部分就是嵌入在芯片内部的调试模块。在调试模块内部，与调试工具直接交互的是DTM模块，DTM模块通过DMI接口与DM模块交互。

第二SWD串行线调试。SWD是Serial Wire Debug的简称，翻译成中文是”串行线调试”。 SWD是ARM目前支持的两种调试端口之一，另一个调试端口叫做JTAG Debug Port，也就是我们常用的J-link上面的调试端口(JTAG模式下)。基于ARM CoreSight调试构架，SWD可以通过传输数据包来读写芯片的寄存器。SWD是用于访问ARM调试接口的双线协议。它是ARM调试接口规范(ARM Debug Interface Architecture Specification)的一部分，是JTAG的替代品。SWD的物理层由两条线组成：

SWDIO: 双向数据线

SWCLK: host驱动的时钟线

外部设备(如调试探针)通过连接到SWDIO/SWCLK，可以直接访问串行线调试端口(SW-DP)。SW-DP可以访问一个或多个接入端口(AP)，通过AP可以访问系统的其余部分寄存器。 Cortex M系列CPU的一个重要AP是AHB-AP，它是内部AHB总线上的主机。换句话说，AHB-AP可以访问内部核心的内存映射。由于内部闪存、SRAM、调试组件和外围设备都是内存映射，因此AHB-AP可以控制整个设备，包括对其进行编程。整个SWD操作过程是分级进行的，时钟信号由SWCLK 管脚输入，数据信号从SWDIO管脚输入输出。首先Debugger对SW-DP进行操作，确定AP寄存器的参数，达到对Cortex Memory Map进行操作。

SWCLK是始终由host驱动的时钟信号。双方将推动SWDIO线路发送数据，SWDIO上的高值表示逻辑“1”，低值表示逻辑的“0”。协议规定当双方都将驱动SWDIO线时，规定了三个不同的阶段。每个事务都以host发送请求为开始;Target随后以应答回应;最后是数据传输阶段。数据阶段由谁控制线路，取决于host发出的请求类型。如果host发出的是写请求，host将驱动SWDIO线。在读请求时，target将驱动SWDIO线，将数据从target传输到host。在所有阶段，数据都是首先传输LSB(最低有效位)。不管是target从SWDIO线上采样数据，还是驱动数据到SWDIO线上，都是在时钟SWCLK的上升沿进行。

支持JTAG和SWD模式的下载调试器很多，J-Link、 ST-LINK、 ULINK这些大众化的工具都支持，还有很多小众的下载调试器同样也支持。