在电路设计中如何降低SAR ADC的功耗？

随着医疗、消费电子和工业市场上的便携式手持仪器仪表日趋向尺寸更小、重量更轻、电池(或每次充电)续航时间更长、成本更低且通常功能更多方向发展，低功耗已经成为如今电池供电模数转换器应用的一项关键要求。即使是在非电池供电的应用中，低功耗的好处也不容忽视，因为低功耗系统无需散热器或风扇也能工作，因而尺寸更小、成本更低，而且更加可靠，同时也“更加绿色环保”。此外，许多设计人员在设计产品时都面临一个挑战，即在增强产品功能或性能的同时降低或者至少不得超过当前的功耗预算。

当今市场上品种繁多的ADC则使得选择符合特定系统要求的最佳器件变得更加困难。如果说低功耗是必须的条件，那么除了评估速度和精度等常见的转换器性能特性之外，还需要考虑更多性能指标。了解这些指标以及设计决策会对功耗预算有何影响，对于确定系统功耗和电池寿命计算非常重要。

ADC的平均功耗是转换期间所用功耗、不转换时所用功耗以及各模式下所用时间的函数，如等式1所示。

(1)

PAVG= 平均功耗;PCONV= 转换期间的功耗;PSTBY= 待机或关断模式下的功耗;tCONV = 转换所用时间;tSTBY = 处于待机或关断模式的时间。

转换期间所用功耗通常远大于待机功耗，因此如果处于待机模式的时间增加，平均功耗会显着降低。逐次逼近(SAR)型转换器尤其适合此类工作模式。

影响系统电源使用情况的最大因素之一是板上电源的选择。对于便携式应用，系统通常由3 V纽扣式锂电池直接供电。这样就无需使用低压差稳压器，从而节省电能、空间和成本。非电池应用也可受益于具有低VDD电源电压范围的转换器，因为功耗与输入电压成正比。为ADC选择最低可接受VDD将可降低功耗。

针对低功耗应用的所有ADC都具有关断或待机模式，以便在闲置期间节省电能。ADC可以在单次转换之间关断，或者以高吞吐速率突发执行一阵转换，在这些突发之间关断ADC.对于单通道转换器，工作模式的控制功能可以集成到通信接口，或者在完成一次转换后自动进行。

将模式控制集成到通信接口的好处是可以减少引脚数量。这样可以降低功耗，因为要驱动的输入更少，同时漏电流也更小。此外，引脚数量越少，封装尺寸也就越小，同时MCU所需的I/O也越少。无论采用何种控制方法，只要谨慎使用这些模式都能显着节省电能。

顾名思义，关断模式会关闭部分ADC电路，从而降低功耗。关断后电路重新启动转换所需的时间决定可有效使用此类模式的吞吐速率。对于带有内部基准电压源的ADC，重新启动时间将由基准电容重新充电所需的时间决定。采用外部基准电压源的模数转换器需要足够的时间在重新启动时正确跟踪模拟输入。

对于当今市场上的所有ADC，功耗均与吞吐速率成正比。功耗由静态功耗和动态功耗组成。静态功耗是恒定的，动态功耗则和吞吐速率呈线性变化关系。因此，在满足应用要求的前提下尽可能选择最低的吞吐速率可以省电。

微型化电子器件的发展使得便携式医疗设备得到大力发展，这些设备通常由电池供电，作为其重要组成部分的模数转换器(ADC)成为系统功耗主要来源之一，所以低功耗ADC成为热门研究课题。随着工艺尺寸的减小和电源电压的降低，数字电路性能不变、功耗降低，而模拟电路的性能却被弱化并且逐渐成为功耗主要来源。逐次逼近型模数转换器(SARADC)结构简单，主要由数字电路构成，成为低功耗系统的选择之一。　　本论文研究并设计了适合于医疗应用的低功耗SAR ADC，该SAR ADC也适用于所有低频中等分辨率低功耗应用场合，主要工作及创新点如下:　　1.完成了低功耗SAR ADC的设计，该系统基于TSMC0.18μm混合信号CMOS工艺，1V电源电压供电。　　2.完成了SAR ADC系统的后仿真，在58.8 kS/s的采样率下，功耗3.21μW，最大差分非线性误差(DNL)和最大积分非线性误差(INL)分别为0.75LSB和0.9LSB，输入信号范围0～1V，无杂散动态范围(SFDR)和信噪失真比(SNDR)分别为73.4dB和60.3996dB(9.737ENOB)，品质因数(FoM)为63.9998fJ/Conv-Step。　　3.设计了使用单调开关电容技术的DAC，一方面消除了对电容反复充放电的功耗，另一方面减少了最大电容的使用，相应降低了DAC功耗和面积，达到了DAC功耗占系统总功耗1.5%和系统版图面积仅259μm×165μm的效果。　　4.研究了数字失调校准技术，降低了比较器失调的影响，不需要比较器失调校准电路，相应降低了系统功耗。设计了动态比较器，没有静态电流，降低了比较器功耗。

逐次逼近型模数转换器(successive approximatiONregiSTer analog-to-digital converter，SAR ADC)是应用于采样速率低于5，MHz 的中高分辨率的常见结构，其分辨率一般为8~16 位，因制造工艺与现代数字CMOS 工艺的兼容性好，且易于在较低的工艺成本下实现，所以广泛应用于现代超大规模集成电路与片上系统(system-on-chip，SOC)，如便携式/电池供电仪表、笔输入量化器、工业控制和数据/信号采集器等。

设计了一款10位低功耗SAR ADC，采用温度计码控制的开关逻辑结构代替传统的开关阵列控制数模(digital-to-analog，D/A)转换器的动作，从而提高了D/A 转换器的线性度并降低了ADC 的功耗。ADC 在 250，kHz 的采样速度下实现了10 位的模数转换功能，功耗小于2，mW。

1 SAR ADC的结构和工作原理

传统SAR ADC 的结构主要包括5 个部分，分别是：采样保持电路、模拟比较器、D/A 转换器、逐次逼近寄存器和逻辑控制单元。在很多实际电路中，采样保持与D/A 转换器合二为一。

SAR ADC 通过比较器对D/A 转换器产生的参考电压和采样所得的模拟输入电压进行比较，由逐次逼近寄存器逐次地决定每一位数字码，直到完成最低有效位(least significant bit，LSB)的转换。SAR ADC采用二进制搜索算法来决定模数转化过程中的数字码值，N 位的SAR ADC需要进行N 步的转化。

在SAR ADC 中，数字模块消耗的功耗较小，整个SAR ADC的功耗主要集中在3 个方面。

(1)对采样保持电容的充放电。

(2)对D/A转换器中二进制加权电容的充放电。

(3)模数转换过程中比较器所消耗的功耗。

有关降低SAR ADC 功耗的文献通常针对以上3个方面来提出电路结构的改进方案，如在数模转换器中采用特殊结构的电容阵列以及采用功耗较低的动态比较器等。

为了降低ADC 的整体功耗，笔者设计的D/A 转换器采用了电荷分配型的结构。与其他同类型ADC的最大区别在于用温度计码的开关逻辑结构代替了常用的二进制码开关来控制D/A 转换器，从而合理优化了电容阵列的开关逻辑结构，减小了开关的动作频率，既提高了D/A 转换器的分辨率和线性度，同时又降低了整个系统的功耗。

2 基于开关逻辑结构的D/A转换器

2.1 D/A转换器的基本原理

传统型电荷分配型D/A 转换器通常由一个二进制加权电容阵列、一个与LSB 等值的电容和开关阵列组成，其转换过程可以分为3 个阶段。

(1)采样阶段：此时，所有电容的上极板接地，下极板接输入电压，这样，上极板存储了与输入电压成正比的电荷，这些电荷在D/A 转换器的转换过程中保持不变。

(2)保持阶段：此阶段，二进制加权电容的上极板接地开关断开，下极板接地，引起电容阵列上极板的参考电压的变化。

(3)再分配阶段：此时，逐次逼近寄存器的最高位被置为1，即最大的电容2N-1C 的下极板连接到基准电压Vref，在下一个时钟周期来临时，最大的电容的下极板的连接状态是由比较器的比较结果决定的。同时次大的电容的下极板连接到基准电压Vref.这个过程将会进行N 次，在每一个时钟周期内比较器的比较结果决定了原先被试探的电容的下极板接地或是接基准电压Vref，同时将比试探电容小一半的那个电容设为试探电容，直到整个转换过程完成，即最小电容的下极板状态被决定。

2.2 D/A转换器的低功耗设计

所设计的开关逻辑结构的D/A 转换器如图1 所示，其与传统型D/A 的区别是将二进制加权电容阵列进行了分拆并加入了码制转换电路。码制转换电路将逻辑控制单元控制的寄存器的输出二进制码转化成为温度计码，以温度计码来控制整个二进制加权电容阵列，以降低开关动作频率。

以3 位D/A 转换器为例来简要说明。图2(a)为三位的二进制码到温度计码的编码转换图;图2(b)为二进制码对应单位开关输入码图。由图2 可知，一旦比较器的输出为0，即在模数转换过程中出现输入信号比D/A 转换器所产生的参考电压小的情况，采用温度计码的开关逻辑结构对减小开关动作频率是有利的。将二进制码转换为温度计码只需通过一个简单的编码转换电路就可以实现。

2.3 D/A转换器的功耗分析

对于电容阵列中的电容，只有当其下极板连接到Vref 时，因充电产生功耗。设电容阵列的建立时间为T，则电容从Vref获得的能量为：

由于电容两端的电压不能突变，故QC(0+)= QC(0-)，且 iref(t) = -dQC/ dt ，故：

所以，可以计算每一次开关动作时D/A 的功耗。为了减少计算量，仍以3 位D/A 转换器为例，对两种D/A 转换器的功耗进行比较，如图3 所示，箭头旁边的数字为每一次开关动作时消耗的能量。图3显示当比较器比较的结果为0 时，采用的结构所消耗的功耗小于传统的结构。显然，所设计的D/A 转换器的平均功耗远小于传统的D/A 转换器。随着ADC 位数的增加，这种平均功耗的降低效应将会更加显着。10 位SAR ADC和传统结构的SAR ADC功耗对比如表1 所示，数据表明改进的SAR ADC 相对于传统结构下降了21.5%。