消除PWM DAC纹波和电源噪声

之前我的一个设计理念其中展示了一种消除 PWM 输出纹波的简单技巧。它采用普通 PWM 信号与其交流耦合反相的被动求和，从而显著衰减不需要的交流(纹波)分量，而不会影响所需的直流分量。

图 1通过模拟减法消除 PWM DAC 纹波。

这些TAoE改进之一解决了 PWM DAC 精度往往受限于对数字逻辑电源的纹波。他们巧妙的解决方案(见图2)是在通常的 PWM 拓扑中添加精密模拟开关和精确的电压基准，从而将 DAC 输出与逻辑电源的不准确性隔离开来。一个开关生成通常 PWM 波形的精密版本，而另一个开关生成其反相。将后者的交流耦合分量添加到前者的直流分量可执行消除纹波的模拟减法，如我在 2015 年的设计理念 (DI) 中所述。

图2 TAoE PWM精度提升概念图

这当然是解决 PWM 精度问题的一种优雅、完全可行且有效的方法。

然而，由于每个 DAC 都需要两个模拟开关封装，如果需要多个 PWM DA 转换通道，封装数量可能会变得非常大。此外，随着通道数量的增加，Vref 上的总负载也会增加，根据所使用的参考设备，这可能会最终降低参考电压的准确性。

因此，图 3显示了图 2 的简单变体，其中 PWM 逻辑控制信号用于导出纹波消除信号，从而节省了一个模拟开关并将 Vref 负载减少一半。这需要将 R2C2 纹波减法组件缩放为因子 X = Vlogic/Vref，当然，这只有在 X 稳定时才会有效。还要注意，PWM 设定点必须是 1 的补码(V = -V – 1)，这很容易在软件中完成。

图3 PWM逻辑信号用于纹波消除，从而节省了一个开关。

如果 Vlogic 不够稳定，无法使图 3 工作，图 4显示了TAoE精度提升概念的另一种不同实现，其利用精确伺服脉冲面积(幅度 x 持续时间 x 频率)到精确参考电压的方法，如VFC 模拟到数字转换背景下的另一个最近的 DI所示。

图 4 Q2 脉冲面积伺服于电压参考。

图 4 依赖于可调电压参考(如 TL431)的能力，以充当具有精确内置阈值的模拟比较器/积分器，如图5所示。

图 5 LT431 作为带有内置 Vref 的精密比较器/差分放大器(来自 LT431 数据表)。

LT431 (U1) 将 U2 引脚 2 的平均差异与其内部 2.50V 参考电压进行积分，并通过在 Fclk x 脉冲持续时间 x 5V = 脉冲面积小于 2.5V 时增加 Q2 脉冲持续时间来强制相等，并在大于 2.5 时减少它。R1C4 设定积分的时间常数，R4 为 U1 的输入偏置电流 (~1.8µA) 提供补偿，R5 为 U1 的输出提供上拉。

U2 固有的内部设备匹配(传播和转换时间等)使其他三位能够准确跟踪 U2 反馈环路内的触发器，从而为所有三个 PWM 通道提供精确校准。相关的 RC 网络可实现纹波消除，如果所有三个都已填充，则仅使用两个设备封装即可提供三个精确的 DAC。

当然，如果需要的通道少于三个，则不需要填充所有的波纹消除网络。