全桥变换电路拓扑的设计

目前国内外DC-DC变换电路中最常用的电路拓扑形式之一是全桥变换电路拓扑，在大中功率应用场合更是首选拓扑。全桥变换器的基本工作原理是直流电压Vin 经过Q1、D1～Q4、D4组成的全桥开关变换器，在高频变压器初级得到高频交流方波电压，经变压器降压，再全波整流变换成直流方波，最后通过电感L、电容C组成的滤波器，在R上得到平直的直流电压。全桥直流变换器由全桥逆变器、高频变压器和输出整流滤波电路组成，也属于直流-交流-直流变换器。

桥式转换器是一种DC 转 DC 转换器拓扑，在电力变压器中以桥式配置四个主动开关元器件。相较于桥式整流器，全桥式转换器的损耗更低，是一种常用的配置，也可以在提供隔离的同时升高或降低输入直流电压。全桥式转换器还能提供其他功能，例如反转极性与多同步输出电压，应用于服务器电源、电信整流器、电池充电系统，以及可再生能源系统等产品。基本工作方式是在控制波形的半个周期内导通一对晶体管，并在随后半个周期内导通第二对。全桥式转换器使用脉宽调制 (PWM) 信号控制，同时成对导通每个电极，或单独按顺序导通。栅极驱动器 IC 通常用来产生高电流，驱动例如 IGBT 或功率 MOSFET等高功率晶体管的栅极输入。本文探讨设计使用Diodes 公司的 DGD2190M 栅极驱动器 IC来驱动全桥式开关转换器一次侧各端时，所涉及的关键设计技术与布局参数。本文也会指导如何选择分立元器件参数值，从而实现最佳电路工作。

自举元器件选择

自举(Bootstrap)电路是 DC-DC 转换器的必要部分。它能提供高于主要供电轨的电压，足以驱动作为高侧开关的 N 沟道 MOSFET栅极。自举是指由自举二极管(Bootstrap Diode)、自举电容(Bootstrap Capacitor)与限流电阻组成的电荷泵电路。本段说明如何选择上述器件。

电阻选择

在图 1 中，低侧 MOSFET (Q2 或 Q4) 导通时，VS 会连接至 GND，自举电容 (CB1、CB2) 开始充电。高侧 MOSFET (Q1 或 Q3) 导通时，VS 便会移至 VCC 之上，自举电容 (CB) 的电荷提供电流，驱动 IC 高侧栅极驱动器。低侧开关导通时 (先接通电源)，CB 便会首次通过自举电阻 (RB1 和 RB2) 与自举二极管 (DB1 和 DB2) 充电。此时会产生最大的充电电流，因为在正常工作情况下，每次循环时 CB 通常不会完全放电。因此，自举电路会包含一个自举电阻，用来限制当 VS 降至 VCC 以下时为 CB 充电的浪涌(Inrush)电流。浪涌电流在首次充电时最大。限制浪涌电流有利于限制 VS 与 COM 的噪声尖峰大小，而噪声尖峰可导致击穿(Shoot-Through)。浪涌电流的幅值与持续时间主要由自举电阻与电容 (以及 VCC) 的元器件参数值决定。选择自举电阻参数值时，既要限制浪涌电流，也要最小化对 RC 充电时间常数造成的影响。一般而言，介于 3Ω 至 10Ω 的数值足以限制浪涌电流，也不会影响自举导通电压。

图 1：由两个 DGD2190M 栅极驱动器 IC 驱动开关的全桥式转换器一次侧

二极管选择

由于自举二极管必须完全阻断电轨电压以及 VS 节点上的尖峰，因此应选择额定电压高于最大电轨电压的二极管。电流额定值由驱动器 IC 所需的电荷总量与开关频率决定。建议选用1A超快速恢复二极管，从而尽量减少自举电容充电时产生的延迟。

电容选择

选择自举电容的第一步是判断能确保高侧器件导通的最小压降 (ΔVBS)。换句话说，栅-源极电压 (VGSmin) 的最小值必须大于高侧电路的欠压锁定 (UVLO)。最小自举电容的计算方式：

其中 QT 为 MOSFET 的总栅极电荷，建议使用大于计算值至少2-3 倍的电容。如果小于建议值，可导致自举电容过度充电，尤其是在负电源电压瞬变(Transient)期间。对于电源产品应用而言，CBS 数值通常介于0.1µF 至 2.2µF 之间。另外，建议选用低等效串联电阻 (ESR) 陶瓷电容，并尽可能放在靠近 VB 和 VS 引脚的位置。

栅极开关设计考虑

选择栅极电阻

使用栅极驱动器最关键的时间点是开关导通与关断瞬间;以最小的噪声与振铃迅速完成开关动作至关重要。如果开关太快，则上升/下降时间会导致不必要的振铃与电磁干扰 (EMI)。不过开关太慢也会导致增加开关损耗的上升/下降时间。考虑图 2 的 DGD2190M 栅极驱动器元器件，只要谨慎选用 RG1 和 RRG1，便有可能选择性控制开关栅极驱动器的上升/下降时间。若要使高侧和低侧的开关时间一致，建议镜像选择高侧和低侧的栅极驱动器元器件。例如：RRG1 = RRG2、DRG1 = DGR2、RG1 = RG2。

图 2：DGD2190M 的栅极电阻

去耦电容

考虑整个半桥的综合性能时，务必使用合适的高电压去耦(Decoupling)电容。为实现最佳稳定性 (最佳高频性能)，应该选用小型陶瓷电容 (例如 1µF 450V)，放置在半桥中靠近开关漏极的位置，并且板载电源应加入大容量电解电容。

栅极驱动器与开关配对

驱动电流与导通时间

驱动电流是栅极驱动器 IC 的重要参数，决定导通时电流流入开关栅极以及关断时电流从开关栅极流出的能力。对于 DGD2190M 而言，驱动电流 IO+ = 4.5A 和 IO- = 4.5A (典型值)。使用 DGD2190M 的导通和关断时间可根据下列公式计算：

例如：Diodes 的 DGTD65T15H2TF 规格书显示，650V IGBT的 Qg = 61nC，因此对于DGD2190M而言，可计算得出时间为：

预防意外击穿

半桥式电路 (图 3) 发生意外击穿(Shoot-Through)的常见原因是CGD x dVDS/dt 导致 MOSFET 意外导通。根据 CGS 和 CGD 的比值，当低侧开关 (Q2) 的 dVDS/dt 出现时 (即高侧 MOSFET 导通时)，Q2 栅极便会出现电压，导通Q2 并导致击穿。事实上，栅极会发生弹跳现象，导致 VS 和电源地产生振铃。MOSFET 栅极可新增外部电容(例如 1nF)，提高 CGS 和 CGD 的比值，从而避免上述现象发生。

图 3：dVDS/dt 导致的意外击穿

最小脉宽

DGD2190M 在输入线上具备 RC 滤波器，可在噪声环境下提升稳定性。随着栅极驱动器的输入端出现上升沿，经过 IC 传播延迟、栅极电阻延迟以及 MOSFET 的上升时间，半桥将会导通，在输出端产生总线电压。开关导通会产生大量系统噪声。因此，建议确保 MCU 至 IC 输入端的脉宽最小，保证导通后可顺利关断。按照规定，最小脉宽应为驱动器传播延迟时间的两倍。因此，建议DGD2190M 的逻辑输入最小脉冲为 280ns。

电流升压电路

图 4 显示 DGD2190M 在标准栅极驱动器中的配置，而图 5 显示使用 47nF 负载电容时，拉电流和灌电流的典型值分别为 4.5A 和 4.0A。栅极电阻 R1 和 R2 均为 1Ω。

图 4：标准栅极驱动电路下的 DGD2190M

图 5：采用 47nF 负载电容时DGD2190M的输出电流典型值

新增驱动强化电路，便有可能增加输出电流能力，从而驱动更大型 MOSFET 或 IGBT。图 6 是低侧 MOSFET 的电流升压电路示例图，使用双极型晶体管 ZXTP2012Z 和 ZXTN2010Z 提供受低侧输出端 (LO) 引脚控制的升压驱动电流。电阻 R2既限制导通时晶体管 Q1 和 Q2 的基极电流，也限制关断时 R5 的电流。栅极电阻 RGH 和 RGL 与 Q1 和 Q2 的发射极相连，限制 M2 的栅极电流。只要 R5 小于 R2，二极管 D3 便会提供快速关断路径。

图 6：使用电流升压器 (低侧) 的 DGD2190M 栅极驱动电路

图 7 显示栅极驱动电路强化后的反应，当 RGH = RGL = 1Ω 时，拉电流峰值增至 8.5A，灌电流峰值则为 9.5A。

图 7：使用电流升压电路的 DGD2190M 反应

布局建议

布局对于电路性能也具有重大影响，因为如果有关元器件布局不当，会产生不必要的噪声耦合、意外故障与异常工作。图 8 显示由金属布线导致高电流路径 (LP1、LP2、LP3、LP4) 产生寄生电感(Parasitic Inductances)。因此，应尽量缩短负载高电流的布线，自举电容与去耦电容 (CD) 应尽可能放在靠近 IC 的位置，并且应使用低 ESR 陶瓷电容。最后，栅极电阻 (RGH 和 RGL) 与感测电阻 (RS) 应作为表面贴装器件。上述建议可减少因PCB 布线产生的寄生效应。

图 8：DGD2190M 的半桥布局建议;应尽量缩短布线

上文讨论了使用 Diodes 公司的 DGD2190M 栅极驱动器 IC 来驱动全桥式开关转换器一次侧各端时，所涉及的关键设计技术与布局参数。上文也指导了如何选择分立元器件的数值，从而实现最佳电路工作。