数模转换器建立时间了解吗？为什么数模转换器需要缓冲

本文中，小编将对数模转换器予以介绍，如果你想对它的详细情况有所认识，或者想要增进对它的了解程度，不妨请看以下内容哦。

一、数模转换器建立时间

DAC的建立时间与运算放大器建立时间有着惊人的相似之处。另外，主要的区别在于DAC建立时间还包含停滞时间分量。停滞时间是DAC锁存或更新输出所用的时间。锁存行为通常由数字信号的下降沿（称为LDAC）触发。LDAC与DAC输出的交互情况如下图所示，该图摘自DAC8568说明书。

如果出现非常大的输入步进，DAC将进入摆动区域，这在上面的两幅图中均有显示。在摆动区域内，DAC的前进会受到压摆率参数的限制。如果DAC确实需要摆动，那么建立时间的下一个阶段将处于过载恢复状态，紧接着是达到指定误差频带所需的线性建立时间。对于DAC来说，误差频带通常指定在1LSB以内。

产品说明书中针对较大步长给出了建立时间参数。例如，DAC8568的指定建立时间为5us，通常针对的范围是从¼满量程输出到¾满量程输出。

切记，摆动时间占总体建立时间的绝大部分，因而如果您的输出步长小于说明书中规定的建立时间规范，那么系统建立所用的时间就会变短。在大部分高精度应用中，建立时间是DAC的有效更新速率。

二、为什么数模转换器需要缓冲

数模转换器 (DAC) 的模拟输出可以是电压输出，也可以是电流输出。输出阻抗是任何输出类型的重要参数之一。对于电压模式输出，一般会应用二进制加权电阻网络进行数模转换。

图1.电压模式二进制加权电阻DAC转换结构

如果没有缓冲，输出通常为高阻抗，这会导致对任何负载出现输出电压误差，这时可以通过添加“缓冲器”(运算放大器)来降低阻抗。

图2.DAC输出缓冲

电流输出DAC具有代码相关的输出阻抗，因此其输出必须在负载之前驱动虚拟接地运算放大器，以保持输出线性度。以亚德诺半导体(Analog Devices)的AD5545 为例

电流输出IOUT连接到运算放大器反相输入，因此运算放大器充当I-V转换器。

这样一来，VOUT仅会参考VREF值，因而提高了DAC的输出稳定性。

图3.电流模式二进制加权电阻DAC转换结构

“缓冲”DAC表示输出经过了缓冲(规格书上会予以注明)，因此输出阻抗会很低。如果DAC未经过缓冲，则规格书中的相关参数将指定为“未加载”。

此外，厂商还向市场提供“无缓冲DAC”。这样做的好处是，设计者可以选择适合其应用的放大器，例如更高的电流驱动、更大的电源范围或更多的带宽、放大器等，因而提高了设计的自由度。

最后，小编诚心感谢大家的阅读。你们的每一次阅读，对小编来说都是莫大的鼓励和鼓舞。希望大家对数模转换器已经具备了初步的认识，最后的最后，祝大家有个精彩的一天。