高速AD转换器的生存指南，第一部分

由于设计者可以选择许多类似数字转换器,在选择过程中需要考虑的一个重要参数是包括的数字数据输出类型。目前,高速转换器使用的三种最常见的数字输出类型是互补金属氧化物半导体(CMOS)、低压微分信号(LVDS)和电流模式逻辑(CML)。

在ADCS中使用的每一个数字输出类型都有其优缺点,设计者在其特定的应用中应该考虑这些优缺点。这些因素取决于ADC的采样率和分辨率、输出数据率、系统设计的功率要求等。

本文将讨论每种输出类型的电气规格,以及使每种类型适合其特定应用的原因。这些不同类型的输出将在物理实现、效率和最适合每种类型的应用程序方面进行比较。

数字输出驱动器

在抽样率低于200MSP(特大粒子/秒)的ADCS中,通常发现数字输出是CMOS。一个典型的CMOS驱动器由两个晶体管组成-一个NMOS和一个PMO-连接在电源之间(V 数据交换 )及地面情况见 图1a .这一结构导致了输出的倒置,因此作为一种替代,背靠背结构在 图1b 可以使用,以避免倒置输出.

CMOS输出驱动器的输入是高阻抗,而输出是低阻抗。在输入驱动器时,两个CMOS晶体管的闸门阻抗相当高,因为闸门是通过闸门氧化物从任何导电材料中分离出来的。输入端的障碍可以是从kpp到mdp。

在驱动器输出时,阻抗受漏流控制,我 D 它是典型的小型的。在这种情况下,阻抗通常小于几百欧姆。CMOS摇摆的电压水平 数据交换 可能相当大,取决于V的大小 数据交换 .

图1:典型的CMOS数字输出驱动程序:

左倒输出;右逆输出

由于输入阻抗较高,输出阻抗较低,CMOS的一个优点是一个输出通常能够驱动多个CMOS输入。

CMOS的另一个优点是低静态电流。唯一有显著电流流的实例是在CMOS驱动程序上的开关事件期间。当驾驶员处于低状态(拉到地面)或高状态(拉到V)时 (d) ,通过驱动器的电流很少。然而,当驱动器从低状态转向高状态或从高状态转向低状态时,就会出现从V到V的低阻力路径。 数据交换 去地面。这种瞬态电流是其他技术在转换器速度超过200MSP时用于输出驱动程序的主要原因之一。

另一个原因是转换器的每一位都需要一个CMOS驱动程序。如果转换器有14位,则需要14个CMOS输出驱动程序来传输其中的每个位。通常,一个以上的转换器放在一个给定的包和多达八个转换器在一个单独的包是常见的。

当使用CMOS技术时,这可能意味着只有数据输出需要112个输出销。从包装的角度看,这不仅会使人望而却步,而且还会造成高耗电量,增加板布局的复杂性。为了解决这些问题,引入了一个使用LVDS的接口。

数字输出驱动程序

与CMOS技术相比,LVDS提供了一些很好的优势。它使用大约350mv的低压信号,是差动的,而不是单端的。低电压摆动具有更快的开关时间和减少EMI关注。

由于差异性,共有模式的排斥也有好处。这意味着与信号耦合的噪声通常在两个信号路径上都很常见,而且大多被差动接收器取消。

LVDS中的阻抗需要得到更严格的控制。在LVDS中,负载阻力大约需要100 通常由LVDS接收机上的一个平行终止电阻器实现。 .此外,LVDS信号需要使用有控制的阻阻传输线路来路由。单端阻抗要求为50 差速阻抗保持在100。 图2 显示典型的LVDS输出驱动程序。

图2:典型的LVDS输出驱动程序

如图2所示,LVDS输出驱动器的拓扑结构显示,电路操作导致输出电源上的一个固定的直流负载电流。这样可以避免在输出逻辑状态转换时在典型CMOS输出驱动程序中看到的电流峰值。电路中的标称电流源/接收器设置为3.5mA,这就导致典型的输出电压摆动为350mV,带有100 Ω 终止电阻。该电路的共同模式级别通常设置为1.2V,与3.3V、2.5V和1.8V电源电压兼容。