通过电源去耦保持集成电路电源低阻抗

在现代电子系统中，集成电路(IC)的性能对于整个系统的功能和可靠性起着至关重要的作用。而确保电源以低阻抗进入 IC 是维持其良好性能的关键因素之一。电源去耦作为一种重要手段，能够有效减少电源噪声和纹波，保持电源的稳定性，从而为 IC 提供纯净、低阻抗的电源输入。

集成电路的电源需求与挑战

诸如放大器、转换器等模拟集成电路，往往具有至少两个或更多的电源引脚。对于单电源器件，其中一个引脚一般连接到地。像 ADC 和 DAC 这类混合信号器件，可能会有模拟和数字电源电压以及 I/O 电压。数字 IC 如 FPGA，也可能具备多个电源电压，例如内核电压、存储器电压和 I/O 电压等。IC 数据手册详细规定了每路电源的允许范围，包括推荐工作范围和最大绝对值，为保证 IC 正常工作和防止损坏，必须严格遵循这些限制。

然而，现实中由于噪声或电源纹波导致的电源电压微小变化，即便仍处于推荐工作范围内，也可能致使器件性能下降。以放大器为例，微小的电源变化会引发输入和输出电压的细微变动。放大器对电源电压变化的灵敏度通常用电源抑制比(PSRR)来量化，其定义为电源电压变化与输出电压变化的比值。典型高性能放大器(如 OP1177)的 PSR 随频率以大约 6dB/8 倍频程(20dB/10 倍频程)下降。尽管在直流下 PSRR 可达 120dB，但在较高频率下会迅速降低，此时电源线路上过多的无用能量会直接耦合至输出。若放大器驱动负载，且电源轨上存在无用阻抗，负载电流会调制电源轨，进而增加交流信号中的噪声和失真。对于数据转换器和其他混合信号 IC，虽然数据手册可能未给出实际的 PSRR，但其性能同样会因电源上的噪声而降低。电源噪声还会以多种方式影响数字电路，如降低逻辑电平噪声容限，因时钟抖动产生时序错误等。

电源去耦的工作原理

在典型的 4 层 PCB 设计中，通常包含接地层、电源层、顶部信号层和底部信号层。表面贴装 IC 的接地引脚通过引脚上的过孔直接连接到接地层，以最大程度减少接地连接中的无用阻抗。电源轨一般位于电源层，并被路由到 IC 的各个电源引脚。IC 内产生的电流(表示为 IT)，流过走线阻抗 Z 会导致电源电压 VS 发生变化，根据 IC 的 PSR，这会引发各种性能降低问题。

通过使用尽可能短的连接，将合适类型的局部去耦电容直接连接在电源引脚和接地层之间，可最大程度降低对功率噪声和纹波的灵敏度。去耦电容在这里充当瞬态电流的电荷库，将瞬态电流直接分流到地，从而在 IC 上维持恒定的电源电压。虽然回路电流路径通过接地层，但由于接地层阻抗较低，一般不会产生明显的误差电压。

高频去耦电容必须尽可能靠近芯片，否则连接走线的电感将对去耦的有效性产生负面影响。例如，在图 3 左侧的配置中，电源引脚和接地连接都很短，是较为有效的去耦方式;而在图 3 右侧，PCB 走线内的额外电感和电阻会降低去耦方案的有效性，并且增加的封闭环路可能会引发干扰问题。

去耦电容的选择与布局

去耦电容的类型与特性

低频噪声去耦通常采用电解电容(典型值为 1μF 至 100μF)，作为低频瞬态电流的电荷库。而将低电感表面贴装陶瓷电容(典型值为 0.01μF 至 0.1μF)直接连接到 IC 电源引脚，则可最大程度抑制高频电源噪声。所有去耦电容要发挥作用，必须直接连接到低电感接地层，且此连接需要短走线或过孔，以将额外串联电感降至最低。

不同类型的电容，其特性有所不同。陶瓷电容具有较低的等效串联电阻(ESR)和等效串联电感(ESL)，价格也较为便宜，是常用的去耦电容。钽电容的 ESR 和 ESL 适中，但电容 / 体积比较高，常用于更高值的旁路电容，以补偿电源线上的低频变化。需要注意的是，对于陶瓷和钽电容，较大的封装通常意味着较高的 ESL。

去耦电容的自谐振频率

实际的去耦电容并非理想元件，其阻抗特性会随频率变化。由于 ESL 的存在，在某个频率下电容的阻抗会随着频率开始上升，这个频率点被称为自谐振频率点。在自谐振频率点之前，电容呈容性，能有效去耦;高于自谐振频率时，电容呈现感性，去耦作用下降。例如，0.1μF、封装为 0603 的陶瓷电容器，具有 850pH 的 ESL 和 50mΩ 的 ESR，其阻抗特性在不同频率下表现不同。1μF 的钽电容器，ESL 为 2200pH，ESR 为 1.5Ω，由于其较高的电容值，开始时阻抗低于陶瓷电容，但较高的 ESR 和 ESL 使得其阻抗在 100kHz 附近变平，在 1MHz - 10MHz 高于陶瓷电容的阻抗，在 10MHz 附近高出陶瓷电容阻抗 10 倍。所以，若电路中的噪声频率在 10MHz 左右，0.1μF 的陶瓷电容去耦效果优于 1μF 的钽电容。若要旁路更高频率的噪声，需选择更低 ESL 的电容，即更小封装的电容。

去耦电容的布局原则

在布局去耦电容时，要遵循最小化电阻和电感的原则。去耦电容应尽可能靠近 IC 的电源引脚，以缩短电流路径，减少高频下阻碍性能的电感效应。在多电容去耦的电路中，对于对电源稳定要求极为苛刻的电路，如 GSM 的电源，需要多个不同容量和种类的电容。其中，越小的电容应越靠近 GSM 的电源脚，例如 C24 是 8.2pF，离 GSM 最近，C19 是 100nf，离 GSM 较远，最远的则是容量最大的 330uf 的钽电容。此外，去耦电容通过过孔与地连通的方式也会影响去耦效果，需综合考虑各种因素进行折衷选择。

其他去耦元件与方法

铁氧体磁珠(以镍、锌、锰的氧化物或其他化合物制造的绝缘陶瓷)也可用于电源滤波器中去耦。在低频下(<100kHz)，铁氧体呈感性，对低通 LC 去耦滤波器有用;在 100kHz 以上，铁氧体呈阻性(低 Q)。铁氧体阻抗与材料、工作频率范围、直流偏置电流、匝数、尺寸、形状和温度等因素有关。铁氧体磁珠并非在所有情况下都必需，但它能增强高频噪声隔离和去耦效果，不过在运算放大器驱动高输出电流时，可能需要验证磁珠不会饱和，因为当铁氧体饱和时，会变为非线性，失去滤波特性。

总结

通过电源去耦保持电源进入集成电路的低阻抗对于 IC 的性能至关重要。合理选择去耦电容的类型、容量和封装，并进行恰当的布局，同时结合其他去耦元件和方法，能够有效减少电源噪声和纹波，为 IC 提供稳定、低阻抗的电源输入，从而确保 IC 乃至整个电子系统的稳定、可靠运行。在实际的电路设计和 PCB 布局中，应严格遵循相关原则和 IC 数据手册的建议，以实现最佳的电源去耦效果。