电容的旁路的容抗频率特性和储能特性

电容的旁路作用原理基于其容抗频率特性和储能特性，通过为高频噪声提供低阻抗通路实现信号分流与电源稳定。

‌旁路电容的核心原理‌，容抗频率特性‌。电容容抗计算公式为 Xc=1/(2πfC)Xc=1/(2πfC)，当高频信号(如数字电路开关噪声)通过时，容抗显著降低，使噪声电流直接通过电容流向地线，避免干扰后续电路。‌‌1‌‌2‌瞬态电流补偿‌。在集成电路电源引脚处，旁路电容通过快速充放电响应芯片瞬时电流需求，补偿电源线寄生电感(ESL)和电阻(ESR)导致的电压波动，维持供电稳定性。

旁路电容，又称退耦电容，是一种为特定器件提供能量的储能元件。它巧妙地运用了电容的频率阻抗特性——在理想情况下，随着频率的升高，电容的阻抗会逐渐降低。这一特性使得旁路电容如同一个稳定的水塘，能够确保输出电压的平稳，从而有效降低负载电压的波动。

在电路设计中，旁路电容的位置至关重要。为了满足阻抗要求，它应当尽可能地靠近负载器件的供电电源管脚和地管脚。这样做的好处是，在绘制PCB时，只有当旁路电容靠近某个元器件时，才能有效地抑制因电压或其他输信号过大而导致的地电位抬升和噪声问题。简而言之，旁路电容通过将直流电源中的交流分量耦合到电源地中，起到了净化直流电源的作用。在画图时，应确保C1这样的旁路电容尽量靠近IC1等元器件。

去耦电容，也被称为电池电容，其作用是滤除输出信号中的干扰。它类似于电池，通过充放电过程，确保放大后的信号不受电流突变的影响。去耦电容的容量选择取决于信号的频率和所需抑制的波纹程度。其核心作用是满足驱动电路中电流的变化需求，从而有效避免相互间的耦合干扰。

值得注意的是，旁路电容也具有去耦合的特性，尤其是高频旁路电容。它主要为高频开关噪声提供低阻抗的泄放路径。高频旁路电容的容量通常较小，如0.1F或0.01F;而去耦合电容的容量则可能较大，达到10F甚至更大，其选择依据在于电路中的分布参数以及驱动电流的变化范围。

两者的区别在于：旁路电容的主要任务是滤除输入信号中的干扰，而去耦电容则是针对输出信号的干扰进行滤除，旨在防止这些干扰信号回溯至电源。

‌位置布局‌：必须靠近芯片电源引脚(通常小于3mm)，以最小化走线寄生电感的影响。‌‌3‌‌5‌容量选择‌：0.1μF(104)陶瓷电容用于高频滤波(自谐振频率约15MHz)。10μF及以上电解电容补充低频能量储备。‌‌5‌‌6‌多级滤波‌：混合使用不同容值电容覆盖宽频段噪声。采用低ESR/ESL材质(X7R/X5R陶瓷电容)提升高频性能。‌‌

旁路电容是可将混有高频电流和低频电流的交流电中的高频成分旁路滤掉的电容。 对于同一个电路来说，旁路(bypass)电容是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除，而去耦(decoupling，也称退耦)电容是把输出信号的干扰作为滤除对象。

可将混有高频电流和低频电流的交流信号中的高频成分旁路滤掉的电容，称做“旁路电容”。旁路电容的主要功能是产生一个交流分路，从而消去进入易感区的那些不需要的能量，即当混有高频和低频的信号经过放大器被放大时，要求通过某一级时只允许低频信号输入到下一级，而不需要高频信号进入，则在该级的输入端加一个适当大小的接地电容，使较高频率的信号很容易通过此电容被旁路掉(这是因为电容对高频阻抗小)，而低频信号由于电容对它的阻抗较大而被输送到下一级放大。对于同一个电路来说，旁路(bypass)电容是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除，而去耦(decoupling，也称退耦)电容是把输出信号的干扰作为滤除对象 [1]。

用于滤除电路中交流成分的电容器旁路电容器是电子电路中的核心元件，通过提供低阻抗通路实现高频信号分流与噪声抑制。其物理原理基于电容容抗特性(Xc=1/2πfC)，可动态补偿电流突变引发的电压波动，保障电源稳定性。在工程应用中，，既用于消除数字电路纹波干扰 [1] [3]，也参与高压设备谐振测试系统的构建。现代技术发展推动其从低频电路中的辅助元件，演变为高速数字系统不可或缺的噪声抑制部件 [1]。

关于滤波、去耦、旁路电容作用及其原理

从电路来说，总是存在驱动的源和被驱动的负载。如果负载电容比较大，驱动电路要把电容充电、放电，才能完成信号的跳变，在上升沿比较陡峭的时候，电流比较大，这样驱动的电流就会吸收很大的电源电流，由于电路中的电感，电阻(特别是芯片管脚上的电感，会产生反弹)，这种电流相对于正常情况来说实际上就是一种噪声，会影响前级的正常工作。这就是耦合。

去藕电容就是起到一个电池的作用，满足驱动电路电流的变化，避免相互间的耦合干扰。

旁路电容实际也是去藕合的，只是旁路电容一般是指高频旁路，也就是给高频的开关噪声提高一条低阻抗泄防途径。高频旁路电容一般比较小，根据谐振频率一般是0.1u，0.01u等，而去耦合电容一般比较大，是10u或者更大，依据电路中分布参数，以及驱动电流的变化大小来确定。

去耦和旁路都可以看作滤波。去耦电容相当于电池，避免由于电流的突变而使电压下降，相当于滤纹波。具体容值可以根据电流的大小、期望的纹波大小、作用时间的大小来计算。去耦电容一般都很大，对更高频率的噪声，基本无效。旁路电容就是针对高频来的，也就是利用了电容的频率阻抗特性。电容一般都可以看成一个RLC串联模型。在某个频率，会发生谐振，此时电容的阻抗就等于其ESR。如果看电容的频率阻抗曲线图，就会发现一般都是一个V形的曲线。具体曲线与电容的介质有关，所以选择旁路电容还要考虑电容的介质，一个比较保险的方法就是多并几个电容。

去耦电容在集成电路电源和地之间的有两个作用：一方面是本集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。

1μF、10μF的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10μF左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μF。

退耦原理：(去耦即退耦)，高手和前辈们总是告诉我们这样的经验法则：“在电路板的电源接入端放置一个1～10μF的电容，滤除低频噪声;在电路板上每个器件的电源与地线之间放置一个0.01～0.1μF的电容，滤除高频噪声。”在书店里能够得到的大多数的高速PCB设计、高速数字电路设计的经典教程中也不厌其烦的引用该首选法则(老外俗称Rule of Thumb)。但是为什么要这样使用呢?

什么是旁路?旁路(Bypass)，是指给信号中的某些有害部分提供一条低阻抗的通路。电源中高频干扰是典型的无用成分，需要将其在进入目标芯片之前提前干掉，一般我们采用电容到达该目的。用于该目的的电容就是所谓的旁路电容(Bypass Capacitor),它利用了电容的频率阻抗特性(理想电容的频率特性随频率的升高，阻抗降低，这个地球人都知道)，可以看出旁路电容主要针对高频干扰(高是相对的，一般认为20MHz以上为高频干扰，20MHz以下为低频纹波)。

什么是退耦?退耦(Decouple)， 最早用于多级电路中，为保证前后级间传递信号而不互相影响各级静态工作点的而采取的措施。在电源中退耦表示，当芯片内部进行开关动作或输出发生变化时，需 要瞬时从电源在线抽取较大电流，该瞬时的大电流可能导致电源在线电压的降低，从而引起对自身和其他器件的干扰。为了减少这种干扰，需要在芯片附近设置一个 储电的“小水池”以提供这种瞬时的大电流能力。

在电源电路中，旁路和退耦都是为了减少电源噪声。旁路主要是为了减少电源上的噪声对器件本身的干扰(自我保护);退耦是为了减少器件产生的噪声对电源的干扰(家丑不外扬)。有人说退耦是针对低频、旁路是针对高频，我认为这样说是不准确的，高速芯片内部开关操作可能高达上GHz，由此引起对电源线的干扰明显已经不属于低频的范围，为此目的的退耦电容同样需要有很好的高频特性。本文以下讨论中并不刻意区分退耦和旁路，认为都是为了滤除噪声，而不管该噪声的来源。

简单说明了旁路和退耦之后，我们来看看芯片工作时是怎样在电源线上产生干扰的。我们建立一个简单的IO Buffer模型，输出采用图腾柱IO驱动电路，由两个互补MOS管组成的输出级驱动一个带有串联源端匹配电阻的传输线(传输线阻抗为Z0)。

设电源引脚和地引脚的封装电感和引线电感之和分别为：Lv和Lg。两个互补的MOS管(接地的NMOS和接电源的PMOS)简单作为开关使用。假设初始时刻传输在线各点的电压和电流均为零，在某一时刻器件将驱动传输线为高电平，这时候器件就需要从电源管脚吸收电流。在时间T1，使PMOS管导通，电流从PCB板上的VCC流入，流经封装电感Lv，跨越PMOS管，串联终端电阻，然后流入传输线，输出电流幅度为VCC/(2×Z0)。电流在传输线网络上持续一个完整的返回(Round-Trip)时间，在时间T2结束。之后整个传输线处于电荷充满状态，不需要额外流入电流来维持。当电流瞬间涌过封装电感Lv时，将在芯片内部的电源提供点产生电压被拉低的扰动。该扰动在电源中被称之为同步开关噪声(SSN，Simultaneous Switching Noise;SSO，Simultaneous Switching Output Noise)或Delta I噪声。