当前位置:首页 > 工业控制 > 电子设计自动化
[导读]本文阐述了一种编写pcb设计规则检查器(DRC)系统方法。利用电路图生成工具得到PCB设计后,即可运行DRC以找到任何违反设计规则故障。这些操作必须在后续处理开始之前完成,而且开发电路图生成工具开发商必须提供大多数

本文阐述了一种编写pcb设计规则检查器(DRC)系统方法。利用电路图生成工具得到PCB设计后,即可运行DRC以找到任何违反设计规则故障。这些操作必须在后续处理开始之前完成,而且开发电路图生成工具开发商必须提供大多数设计人员都能轻松掌握DRC工具。

编写属于自己PCB设计规则检查器具有很多优点,尽管设计检查器并不那么简单,但也并非高不可攀,因为任何熟悉现有编程或脚本语言设计人员完全能够设计检查器,这项工作好处是不可估量。

然而,市场销售通用工具通常不具备足够灵活性以满足特定设计需要。因此,客户必须将新特性需求反映给DRC工具开发商,而这通常需要耗费一定资金和时间,尤其当需求不断更新时。幸运是,大多数工具开发商均可为客户提供编写属于自己DRC以满足特定需求便捷方法。但是,这种具有强大功能工具尚未得到广泛认同或使用。本文提供了利用DRC工具获取最大收益实用指南。

由于DRC必须遍历 PCB设计整个电路图,包括每个符号、每个引脚、每个网路、每种属性,如有必要还能创建数目不限“附属”文件。如4.0节所述,DRC可以标示出任何违反设计规则细微偏差。例如其中一个附属文件就可能包含设计用到全部去耦电容。如果电容数低于或高于期望值,就将在可能出现电源线dv/dt问题地方标注红色记号[1]。这些附属文件或许必不可少,但并非任何商用DRC工具都一定能创建这些文件。

DRC另一优势是便于更新,以适应新设计特性(如那些可能影响设计规则新特性)需要。而且,一旦在该领域获得充分经验,那么还能实现许多其它功能。

例如,如果能编写属于自己DRC,那么就能编写属于自己物料清单(BOM)创建工具,这样就能更好地处理特定用户需求,如如何获取本身不属于电路图数据库一部分器件“额外硬件”(如插座、散热装置或螺丝刀)。或者设计人员可以编写属于自己Verilog网表分析器,该分析器在设计环境下具有充分灵活度,如怎样获取适用于特定器件Verilog模型或时间文件。实际上,由于DRC遍历了整个设计电路图,因此可以收集全部有效信息以输出PCB设计Verilog网表分析所需仿真和/或BOM。

在不提供任何程序代码前提下讨论这些话题实在有些牵强,为此,我们将以一种电路图获取工具为例进行说明。本文采用了Mentor Graphics公司开发附属于PADS-Designer产品线ViewDraw工具。此外,我们还采用了ViewBase工具,这是一个可被调用并对ViewDraw数据库进行存取操作简化C例行程序库。利用ViewBase工具,设计人员可以轻松地采用C/C 语言为ViewDraw编写完整且高效DRC工具[2] [3]。需要注意是,这里讨论基本原则同样适用于任何其它PCB电路图工具。

输入文件

除了电路图数据库,DRC还需要一些可以描述特定情况处理输入文件,如自动连接到电源平面合法电源网路名称。例如,如果电源网路名为POWER,那么电源平面将采用后端封装设备(如适用于ViewDrawpcbfwd)自动连接到电源平面。下面给出了输入文件列表,这些文件必须放在固定全局位置,这样DRC就能自动找到并读取,然后在运行时将这些信息保存在DRC内部。

* 文件legal_pwr_net_name可选,该文件包含POWER信号全部合法网路名称,如VCC、V3_3P和VDD。在PCB布局/路由工具中,需要对名称大小写进行区分,一般VCC并不等同于Vcc或vcc。VCC可以是5.0V电源,而V3_3P则可以是3.3V电源。 * 文件legal_pwr_net_name可选,因为后端封装设备配置文件通常必须包含一组合法电源线网路名称。如果采用Cadence设计系统公司Allegro布线工具,那么pcbfwd文件名则为allegro.cfg并且具有如下入口参数:

接地:VSS CGND GND GROUND

电源:VCC VDD VEE V3_3P V2_5P 5V 12V

如果DRC可以直接读取allegro.cfg文件,而非legal_pwr_net_name,那么将能得到更好结果(即引入误差几率较小)。

一些符号必须具有外接电源线引脚,因为这些符号并不连接到常规电源线层。例如,ECL器件VCC引脚要么连接到VCC,要么连接到GROUND;其VEE引脚则可连接到GROUND或-5.0V平面。此外,电源线引脚在到达电源线层之前也可连接到滤波器。

电源线引脚通常并不外接到器件符号上,相反,该符号一个属性(这里称为SIGNAL)描述了哪个引脚是电源引脚或接地引脚并描述引脚应当连接网络名称。

SIGNAL = VCC:10

SIGNAL = GROUND:20

DRC可读取该属性并确保网路名称保存在legal_pwr_net_name文件中,如果legal_pwr_net_name中不包含网路名称,那么电源引脚将不会连接到电源平面,而这个问题确实非常严重。



来源:0次

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除( 邮箱:macysun@21ic.com )。
换一批
延伸阅读

在电子制造领域,可制造性设计(Design for Manufacturability, DFM)已成为缩短产品开发周期、降低生产成本的核心方法。DFM通过在设计阶段融入制造工艺约束,确保产品从图纸到实物的高效转化。

关键字: DFM PCB

印刷电路板(PCB)是现代电子设备的“神经中枢”,而多层PCB通过垂直堆叠技术,将电路密度提升至新高度。其内部结构犹如一座精密的微观城市,每一层都承载着特定功能。

关键字: PCB 电源

在芯片性能狂飙突进的今天,PCB上的功率密度早已突破了传统散热的安全边界。当FPGA、大功率DC-DC模块等热源在狭小空间内集中爆发时,单纯依靠经验设计或后期打补丁,往往会让研发陷入“改了又改”的死循环。此时,ANSYS...

关键字: 热设计仿真 Icepak PCB

在高速数字电路设计中,电源完整性(PI)直接影响系统性能与稳定性。某通信设备开发团队在调试一款基于FPGA的千兆以太网板卡时,发现数据传输误码率随工作频率提升显著增加。经排查,问题根源指向电源分配网络(PDN)阻抗超标,...

关键字: PCB PDN阻抗 电源完整性 PI

在高频、高速PCB设计中,通孔作为层间信号互连的核心载体,不再是简单的电气连接点,其阻抗特性直接决定信号传输质量,是影响信号完整性(SI)的关键因素之一。随着电子设备向高频化、高密度、高速化迭代,信号频率突破1GHz、上...

关键字: PCB 通孔 信号失真

在工业电源PCB设计中,信号完整性(SI)与电源完整性(PI)的协同设计(PISI)已成为提升系统可靠性的核心方法。当电源噪声与信号传输相互干扰时,传统独立设计方法往往导致性能瓶颈,而PISI协同设计通过统一建模、联合仿...

关键字: 工业电源 PCB 阻抗控制

在高速数字控制电源系统中,PCB(印制电路板)作为核心载体,其可靠性直接决定了电源系统的整体性能。随着信号速率突破10Gbps、电源电流密度超过50A/cm²,信号串扰与电源纹波的耦合效应已成为制约系统稳定性的关键瓶颈。...

关键字: PCB 信号串扰 电源纹波

在电子工业高速发展的当下,PCB(印刷电路板)作为电子设备的核心载体,其可靠性直接决定了产品的使用寿命与性能稳定性。加速寿命试验(ALT)通过模拟极端环境应力,快速暴露PCB的潜在失效模式,成为缩短研发周期、降低质量风险...

关键字: PCB ALT

在工业电源领域,LLC谐振拓扑凭借其高效能、低电磁干扰和宽电压调节能力,已成为中高功率应用的核心解决方案。然而,PCB设计中的寄生参数问题若未妥善处理,将直接导致开关损耗增加、效率下降,甚至引发电磁兼容性失效。本文将从寄...

关键字: 工业电源 PCB

在PCB(Printed Circuit Board,印制电路板)设计中,走线是连接电路元器件、实现信号传输与电源分配的核心环节。随着电子设备向高频、高速、高集成度方向发展,常规走线已无法满足复杂电路的性能需求,特殊走线...

关键字: PCB 电容
关闭