当前位置:首页 > 单片机 > 单片机
[导读]引言工业以太网具有比现场总线更好的性能,正处于不断发展完善当中,因此研制基于工业以太网的设备具有很好的市场前景。本文设计的嵌入式控制器采用了基于ARM7TDMIS的微控制器LPC2292[12]。控制器的底层与现场总线CA

引言

工业以太网具有比现场总线更好的性能,正处于不断发展完善当中,因此研制基于工业以太网的设备具有很好的市场前景。本文设计的嵌入式控制器采用了基于ARM7TDMIS的微控制器LPC2292[12]。控制器的底层与现场总线CAN相连,向上与Ethernet/IP工业以太网相连。为提高可靠性,应用了冗余控制技术,备有一个一模一样的冗余控制器。通过LVDS接口,控制器与冗余控制器相连,并相互在线监测。同时,本文采用了嵌入式实时操作系统μC/OS-II[3]。

嵌入式控制器采用高性能的32位单片机LPC2292。但是LPC2292在正常工作中存在产生伪中断的可能性。如果不进行正确处理的话,可能产生严重的后果。本文对此进行了全面的分析,针对不同的情况,灵活地进行了处理;最后彻底解决了伪中断问题,消除了嵌入式控制器中的隐患。

本文用到的LPC2292的资源有看门狗、定时器TIMIER0、UART0、UART1、CAN1,通过外部总线与以太网控制器芯片RTL8019AS相连。把CAN1的接收数据Rx设为快中断,它是唯一的快中断。UART1与LVDS芯片相连,UART0通过RS232转换芯片与外部设备进行通信。

1 伪中断产生的原因

由于异步中断处理,伪中断可能出现在基于ARM7TDMIS 的微控制器LPC2292中。如果不进行正确处理,有可能引起严重的后果。中断处理的异步特性来源于内核和向量中断控制器(VIC)的相互作用。如果在内核中检测到中断和内核真正开始处理中断的过程中VIC 的状态发生改变,则产生中断的异步特性[4]。

应用中可能经过以下步骤:

① VIC 判断是否有IRQ 中断。若有,则向内核发送IRQ 信号。

② 内核保存IRQ 状态。

③ 执行流水线的多个周期的处理。

④ 内核从VIC 中装入IRQ 地址。

如果在执行到步骤③时向量中断控制器的状态有所改变,那么就要发生伪中断。所以,在以下两种情况下会发生伪中断。

◆ 在步骤③时执行了关中断指令。

◆ 向向量中断控制器发送IRQ信号的中断的中断标志丢失。当UART0/UART1的RDA/CTI中断允许时就可能发生这种情况[5]。

进入伪中断时,VIC 不能清楚地识别产生中断请求的中断,最后只能返回到VicDefVectAddr (0xFFFFF034)默认中断进行处理。因此,如果不正确处理伪中断,就可能导致严重的后果。

2 伪中断的处理

本控制器中,可能出现伪中断的地方是:关中断、喂看门狗、UART0通信和UART1通信。本文的设计思路是:尽量避免产生伪中断;实在避不开的话,则写好相应的处理程序。

2.1 关中断指令的处理

μC/OS-II中的关中断指令OS_ENTER_CRITICAL()不采用直接关中断,而是先进入管理模式中,设置好寄存器SPSR,退出时关掉IRQ中断。这样就消除了由关中断而引起伪中断的可能性。

2.2 看门狗的处理

喂看门狗时必须先关闭IRQ和FIQ,否则可能发生意外的复位,导致控制器不能工作。在周期性的时钟节拍中断程序中第一件事就是喂看门狗。如果在进入时钟节拍中断时IRQ已关闭,就可避免伪中断的出现。当然,在喂狗指令前必须先关闭FIQ,喂狗指令后再打开FIQ。关闭FIQ是不会引起伪中断的[1]。

2.3 UART0和UART1的处理

在UART0中(UART1同理),当UART0 Rx FIFO到达寄存器U0FCR7∶6 所定义的触发点(比如接收4个字符)时,发生RDA 中断。当UART0 Rx FIFO 的深度低于触发点时,RDA 中断标志被清除。

当UART0 Rx FIFO 包含至少1 个字符,且在接收3.5~4.5 字符的时间内没有发生UART0 Rx FIFO 动作时,产生CTI中断。当UART0 Rx FIFO 的任何动作(读或写UART0 RSR)都将清除CTI中断标志。

CTI伪中断是这样发生的:比如UART0 Rx FIFO已接收2字符,且超过了3.5~4.5 字符的时间,发生CTI中断;但是这时又有字符进来,于是CTI中断标志被清除。向量中断控制器无法识别是谁产生了中断,伪中断就发生了。

RDA伪中断是这样发生的:以接收4字符发生RDA中断为例,比如UART0 Rx FIFO已接收3字符,且超过了3.5~4.5 字符的时间,发生CTI中断。在系统正确处理CTI中断时,恰好有一个字符进来,使得UART0 Rx FIFO中的字符数正好为4,于是发生RDA中断。但是由于先处理CTI中断,CTI中断程序先读取了其中的字符,使UART0 Rx FIFO内的字符数小于4,因此RDA中断标志就被清除了。等到系统处理RDA中断时,伪中断就发生了。

可以看出,CTI中断的存在是产生UART0和UART1伪中断的罪魁祸首。UART1与LVDS接口相连,用于控制器和冗余控制器的在线互相监测。采用每次只发一个字符的方法,使得CTI中断不可能发生,这样就彻底消除了UART1产生伪中断的可能性。

本控制器只在UART0中断中存在产生伪中断的可能性。发生伪中断时,系统会把默认中断地址寄存器VICDefVectAddr中的地址拷贝到向量地址寄存器VICVectAddr中,系统执行该地址处的程序。所以,要编写相应的处理伪中断程序,把其首地址放入VICDefVectAddr中。在处理伪中断的程序中,要尽快读出UART0 Rx FIFO中的字符,以免丢失[5]。

参考文献

[1] NXP Semiconductors. LPC2292 USER MANUAL, 2004.

[2] NXP Semiconductors. LPC2292 ERRATA SHEET, 2006.

[3] Labrosse Jean J. 嵌入式实时操作系统μC/OS-II[M]. 邵贝贝,等译. 北京:北京航空航天大学出版社, 2003.

[4] 广州周立功单片机发展有限公司. PHILIPS 单片16/32 位微控制器——LPC2292/LPC2294,2005.

[5] NXP Semiconductors. Handling of spurious interrupts in the LPC2000, 2006.

张斌(硕士研究生),主要研究方向为单片机与嵌入式控制系统。

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

FIFO(First In, First Out)存储器是一种常见的存储器类型,它具有以下特点,并在实际应用中发挥着重要的作用。

关键字: FIFO 存储器 数据传输

中断装置和中断处理程序统称为中断系统。中断系统是计算机的重要组成部分。实时控制、故障自动处理、计算机与外围设备间的数据传送往往采用中断系统。

关键字: CPU 中断处理 自动处理

两个系统(SystemA和SystemB),使用两个不同的时钟clkA(100MHz)和clkB(70MHz)。这两个时钟彼此之间都是异步的。数据必须从SystemA传递到SystemB。SystemA能够在100个时钟...

关键字: FIFO

摘要:给出了一种基于FPGA的生命探测信号处理系统的设计方法。从理论上研究了生命探测仪的算法及其软硬件系统。其中在FPGA软件设计中利用模块化的思想方法分别设计了FIR滤波器、异步FIFO、UART、电池监控、功能控制等...

关键字: 生命探测仪 FPGA FIR滤波器 FIFO UART

STM32Cube HAL出来六七年了,还是有很多初学者没有适应,今天就分享一个读者问到的关于中断处理的问题。

关键字: 中断处理 回调函数

数据通信的基本方式可分为并行通信与串行通信两种: 并行通信:是指利用多条数据传输线将一个资料的各位同时传送。它的特点是传输速度快,适用于短距离通信,但要求通讯速率较高的应用场合。

关键字: 数据通信 FIFO MODEM RS-232

巴布亚新几内亚航空将运行ATR42短程起降型(STOL),为境内偏远地区提供基本的航空服务 2020年2月11日,新加坡–世界领先的支线飞机制造商ATR欣然宣布巴布亚新几内亚航空(PNG

关键字: 飞机 AIR ST FIFO

这篇长文除了由浅入深的一步步迭代出无锁队列的实现原理,也会借此说说如何在项目中注意避免写出有 BUG 的程序,与此同时也会简单聊聊如何测试一段代码,而这些能力应该是所有软件开发工作者都应该引起注意的。而在介绍的过程中也会...

关键字: FIFO BSP UI GE

在介绍2410的中断处理之前,我们不得不先看看先把ARM的异常向量表(Exception Vectors),下面对异常向量表(Exception Vectors),做一个简单的介绍: ARM的异常向量表一般存放在0x...

关键字: s3c2410 中断处理

几个基本概念: 1.ARM cortex_m3 内核支持 256 个中断(16 个内核+240 外部)和可编程 256 级中断优先级的设置,与其相关的中断控制和中断优先级控制寄存器(NVIC、SYST

关键字: 中断处理 中断控制器
关闭
关闭