ARM中断嵌套寄存器NVIC使用说明
扫描二维码
随时随地手机看文章
在ARM9系列中，针对某种具体的芯片如stm23f103zet6，可以将其看做contex-M3和外设的集成。针对于某种具体的功能（计数器、spi等）要同时对该功能下内核的状态和外设的状态进行设定。在ARM9中，中断与内核紧密联系，要实现某一外设的中断功能就必须对内部控制系统（NVIC）进行设定。
转自：秦工的博客http://www.arm32.com/post/304.html
1）NVIC是CortexM3内核的标准组件，其实很简单。与其类似的还有MPU，SYSTick，调试/Trace等模块（如果芯片集成了）。NVIC即是Nested Vectored Interrupt Controller，即是中断嵌套向量控制器。
下面是我在学习Corter-M3和Cortex-M0的NVIC的总结，CM3和CM0大部分内容都完全一致，不一致的地方下面用绿色大字体标了出来。
ARM Cortex-M3 处理器和嵌套向量中断控制器(NVIC)将区分所有异常的优先等级并对其进行处理。所有异常都在处理器模式中处理。在出现异常时，处理器的状态将被自动存储到堆栈中，并在中断服务程序(ISR)结束时自动从堆栈中恢复。取出向量和保存状态是同时进行的，这样便提高了进入中断的效率。处理器还支持末尾连锁（tail-chaining），这使处理器无需保存和恢复状态便可执行连续的(back-to-back)中断。
2）ARM体系结构支持以下操作模式：
用户 模式: 在执行完CPU启动代码文件Startup.s后正常的程序执行状态。
系统 模式: 运行一些操作系统核。
IRQ (中断) 模式: 通用的中断处理模式。
FIQ (快速中断) 模式: 快速中断，处理一些特殊的中断源。
管理 模式: 进入保护状态的执行；通常在复位或使用SWI指令时进入此模式。
异常 模式: 在数据或指令预取失败时进入此模式。
未定义 模式: 当执行一个未定义的指令时进入此模。
3）STM32(Cortex-M3)中有两个优先级的概念——抢占式优先级和响应优先级，有人把响应优先级称作'亚优先级'或'副优先级（有关这个概念在下面附加内容有）'，每个中断源都需要被指定这两种优先级。
具有高抢占式优先级的中断可以在具有低抢占式优先级的中断处理过程中被响应，即中断嵌套，或者说高抢占式优先级的中断可以嵌套低抢占式优先级的中断。
当两个中断源的抢占式优先级相同时，这两个中断将没有嵌套关系，当一个中断到来后，如果正在处理另一个中断，这个后到来的中断就要等到前一个中断处理完之后才能被处理。如果这两个中断同时到达，则中断控制器根据他们的响应优先级高低来决定先处理哪一个；如果他们的抢占式优先级和响应优先级都相等，则根据他们在中断表中的排位顺序决定先处理哪一个。
4）CM3 有 最多240个中断（通常外部中断写作IRQs），就是 软件上说的IRQ CHANAELx(中断通道号x), 从IRQ0 ~ IRQ31的中断号(向量号：16 ~ 47).
每个中断有自己的可编程的中断优先级【 有唯一对应的 中断优先级寄存器】.
由于CM3支持 硬件中断嵌套，所以可以有 256 级的可编程优先级
和 256级中断嵌套【 书上称：抢占（preempt）优先级】
所以大家可以设:（用户可设置的最高优先级(0)在内部看作是优先级4，仅次于复位(优先级为-3)、NMI(优先级为-2)以及硬件故障(优先级为-1)。注意：0是所有可调整优先级的默认优先级。）
IRQ CHANAEL 0 通道 = 2 (就是IRQ0=2) 中断优先级 WWDG 窗口定时器中断
IRQ CHANAEL 1 通道 = 0 中断优先级 PVD 联到EXTI的电源电压检测(PVD)中断
IRQ CHANAEL 3 通道 = 255 中断优先级 RTC 实时时钟(RTC)全局中断
IRQ CHANAEL 6 通道 = 10 中断优先级 EXTI0 EXTI线0中断
.....
IRQ CHANAEL 239 通道 = (0
而8级中断嵌套这又是何解呢（注意在Cortex-M0内核中，只支持4级嵌套）？
是这样的，上面说 一个 【中断】对应 一个【中断优先级寄存器】，而这个寄存器是 8 位的。当然就是256级了。而现在就用了 它其中的 BIT7,IT6,BIT5 三位来表示（注意在Cortex-M0内核中，只有2位 BIT 7,BIT6），而且是MSB(什么是MSB，参考点击)对齐的。用了3 个位来表达优先级(MSB 对齐的我们能够使用的8 个优先级为：0x00（最高），0x20，0x40，0x60，0x80，0xA0，0xC0 以及0xE0。) 这样我们在【中断优先级寄存器】就不能按理论的填 0到255之间的数了，
而只能填0x00（最高），0x20，0x40，0x60，0x80，0xA0，0xC0 以及0xE0。)
大家注意到了，上面通道0和通道3 的优先级都是0X20, 这怎么办？如果优先级完全相同的多个异常同时悬起，则先响应异常编号最小的那一个。如IRQ #0会比IRQ #3 先得到响应
【优先级分组】，这又是什么回事？
其实我回头看来，这个【优先级分组】和【抢占优先级】【亚优先级】都毫无意义的。
如果当时用 256级即是把【中断优先级寄存器】的8位都全用上，就没这个必要了。根本不用什么优先级分组了！就是因为厂家现在【偷工减料】，才搞出这个明堂来的。
是这样的，在 应用程序中断及复位控制寄存器(AIRCR) 中的 10：8 位【3位】是表示【优先级分组】，它作用主要是用于对【中断优先级寄存器】『我们现在中用了BIT7,BIT6,BIT5三位』的功能的说明。
有一个表，在《Cortex-M3 权威指南》的110页， 例如我们把AIRCR的10：8 位设为【5】 ，
查表可得【抢占优先级】＝【7：6】，【亚优先级】＝【5：0】，
对于【中断优先级寄存器】只用了BIT7,6,5, 因此我们可以看作是 【7：6】，【5】。那4－0 可以不管。
现在我们的 IRQ0=0X20, IRQ3=0X20, 也就是 【0 0 1 0 】『 bit7=0,bit6=0,bit5=1,bit4=0』
因为大家（IRQ0/IRQ3)的 【抢占优先级】＝【7：6】都是0， 说明它们的中断相应级别是一样的。
再继续判断它们哪个更优先的责任就要看【5】，结果连【5】都是一样的！
那就按默认：
// 如果优先级完全相同的多个异常同时悬起，则先响应异常编号最小的那一个。如IRQ #0会比IRQ #3 先得到响应。由于CM3没有进中断【关全局中断相应】这事，只要是中断通道打开了，就会存在 通道间的 嵌套，即是会发生
【抢占】的情况了。
附加：抢占式优先级和响应优先级解析：
STM32(Cortex-M3)中的优先级概念
STM32(Cortex-M3)中有两个优先级的概念——抢占式优先级和响应优先级，有人把响应优先级称作'亚优先级'或'副优先级'，每个中断源都需要被指定这两种优先级。
具有高抢占式优先级的中断可以在具有低抢占式优先级的中断处理过程中被响应，即中断嵌套，或者说高抢占式优先级的中断可以嵌套低抢占式优先级的中断。
当两个中断源的抢占式优先级相同时，这两个中断将没有嵌套关系，当一个中断到来后，如果正在处理另一个中断，这个后到来的中断就要等到前一个中断处理完之后才能被处理。如果这两个中断同时到达，则中断控制器根据他们的响应优先级高低来决定先处理哪一个；如果他们的抢占式优先级和响应优先级都相等，则根据他们在中断表中的排位顺序决定先处理哪一个。
既然每个中断源都需要被指定这两种优先级，就需要有相应的寄存器位记录每个中断的优先级；在Cortex-M3 中定义了8个比特位用于设置中断源的优先级，这8个比特位可以有8种分配方式，如下：
没有位用于指定响应优先级 ， 所有8位用于指定响应优先级
最高1位用于指定抢占式优先级，最低7位用于指定响应优先级
最高2位用于指定抢占式优先级，最低6位用于指定响应优先级
最高3位用于指定抢占式优先级，最低5位用于指定响应优先级
最高4位用于指定抢占式优先级，最低4位用于指定响应优先级
最高5位用于指定抢占式优先级，最低3位用于指定响应优先级
最高6位用于指定抢占式优先级，最低2位用于指定响应优先级
最高7位用于指定抢占式优先级，最低1位用于指定响应优先级
上面就是优先级分组的概念。
--------------------------------------------------------------------------------
Cortex-M3允许具有较少中断源时使用较少的寄存器位指定中断源的优先级，因此STM32把指定中断优先级的寄存器位减少到4位，这4个寄存器位的分组方式如下：
第0组：所有4位用于指定响应优先级
第1组：最高1位用于指定抢占式优先级，最低3位用于指定响应优先级
第2组：最高2位用于指定抢占式优先级，最低2位用于指定响应优先级
第3组：最高3位用于指定抢占式优先级，最低1位用于指定响应优先级
第4组：所有4位用于指定抢占式优先级
可以通过调用STM32的固件库中的函数NVIC_PriorityGroupConfig()(在CM0中是NVIC_SetPriorityGrouping()）选择使用哪种优先级分组方式，这个函数的参数有下列5种：
NVIC_PriorityGroup_0 => 选择第0组
NVIC_PriorityGroup_1 => 选择第1组
NVIC_PriorityGroup_2 => 选择第2组
NVIC_PriorityGroup_3 => 选择第3组
NVIC_PriorityGroup_4 => 选择第4组
接下来就是指定中断源的优先级，下面以一个简单的例子说明如何指定中断源的抢占式优先级和响应优先级：
// 选择使用优先级分组第1组
NVIC_PriorityGroupConfig(NVIC_PriorityGroup_1);
// 使能EXTI0中断
NVIC_InitStructure.NVIC_IRQChannel = EXTI0_IRQChannel;
NVIC_InitStructure.NVIC_IRQChannelPreemptionPriority = 1; // 指定抢占式优先级别1
NVIC_InitStructure.NVIC_IRQChannelSubPriority = 0; // 指定响应优先级别0
NVIC_InitStructure.NVIC_IRQChannelCmd = ENABLE;
NVIC_Init(&NVIC_InitStructure);
// 使能EXTI9_5中断
NVIC_InitStructure.NVIC_IRQChannel = EXTI9_5_IRQChannel;
NVIC_InitStructure.NVIC_IRQChannelPreemptionPriority = 0; // 指定抢占式优先级别0
NVIC_InitStructure.NVIC_IRQChannelSubPriority = 1; // 指定响应优先级别1
NVIC_InitStructure.NVIC_IRQChannelCmd = ENABLE;
NVIC_Init(&NVIC_InitStructure);
要注意的几点是：
1）如果指定的抢占式优先级别或响应优先级别超出了选定的优先级分组所限定的范围，将可能得到意想不到的结果；
2）抢占式优先级别相同的中断源之间没有嵌套关系；
3）如果某个中断源被指定为某个抢占式优先级别，又没有其它中断源处于同一个抢占式优先级别，则可以为这个中断源指定任意有效的响应优先级别。
二，开关总中断：
在STM32/Cortex-M3中是通过改变CPU的当前优先级来允许或禁止中断。
PRIMASK位：只允许NMI和hard fault异常，其他中断/ 异常都被屏蔽(当前CPU优先级=0)。
FAULTMASK位：只允许NMI，其他所有中断/异常都被屏蔽(当前CPU优先级=-1)。
在STM32固件库中(stm32f10x_nvic.c和stm32f10x_nvic.h) 定义了四个函数操作PRIMASK位和FAULTMASK位，改变CPU的当前优先级，从而达到控制所有中断的目的。
下面两个函数等效于关闭总中断：
void NVIC_SETPRIMASK(void)；
void NVIC_SETFAULTMASK(void)；
下面两个函数等效于开放总中断：
void NVIC_RESETPRIMASK(void)；
void NVIC_RESETFAULTMASK(void)；
上面两组函数要成对使用，不能交叉使用。
例如：
第一种方法：
NVIC_SETPRIMASK()； //关闭总中断
NVIC_RESETPRIMASK()；//开放总中断
第二种方法：
NVIC_SETFAULTMASK()； //关闭总中断
NVIC_RESETFAULTMASK()；//开放总中断
常常使用
NVIC_SETPRIMASK(); // Disable Interrupts
NVIC_RESETPRIMASK(); // Enable Interrupts
下载文档
