概述UVM Factory机制 - 21ic电子网

[导读]UVM factory的目的是允许将一种类型的对象替换为派生类型的对象，而不需要更改testbench的结构或代码（实例替换或者类替换），此功能对于更改sequence或组件非常有用。任何要替换的组件都必须具有多态兼容性，这包括具有所有相同的TLM接口句柄并且TLM对象必须由新的...

UVM factory 的目的是允许将一种类型的对象替换为派生类型的对象，而不需要更改testbench 的结构或代码（实例替换或者类替换），此功能对于更改sequence或组件非常有用。

任何要替换的组件都必须具有多态兼容性，这包括具有所有相同的TLM接口句柄并且TLM对象必须由新的替换组件创建。此外，为了利用UVM Factory机制，需要遵循某些编码约定。

1、注册

组件或对象声明代码中包括：

1、一个uvm_component_registry wrapper，被宏定义为type_id

2、一个用来获取type_id的静态函数

3、一个用来获取类型名称的函数

class my_component extends uvm_component;typedef uvm_component_registry #(my_component, "my_component") type_id;static function type_id get_type();return type_id::get();endfunction function string get_type_name();return "my_component";endfunction...endclass: my_component组件或对象注册代码可以使用四个factory 注册宏生成：

// For a componentclass my_component extends uvm_component;`uvm_component_utils(my_component)

// For a parameterised componentclass my_param_component #(int ADD_WIDTH=20, int DATA_WIDTH=23) extends uvm_component;typedef my_param_component #(ADD_WIDTH, DATA_WIDTH) this_t;`uvm_component_param_utils(this_t) // For a class derived from an object (uvm_object, uvm_transaction, uvm_sequence_item, uvm_sequence etc)class my_item extends uvm_sequence_item;`uvm_object_utils(my_item) // For a parameterised object classclass my_item #(int ADD_WIDTH=20, int DATA_WIDHT=20) extends uvm_sequence_item;typedef my_item #(ADD_WIDTH, DATA_WIDTH) this_t`uvm_object_param_utils(this_t)2、默认构造函数

uvm_component和uvm_object构造函数是虚拟方法，这意味着用户必须遵循它们的原型模板。

// For a component:class my_component extends uvm_component;function new(string name = "my_component", uvm_component parent = null);super.new(name, parent);endfunction// For an objectclass my_item extends uvm_sequence_item;function new(string name = "my_item");super.new(name);endfunction3、组件和对象的创建

Testbench在build phase使用uvm_component_registry中的create方法创建组件。首先构造class，然后将类的指针赋值到Testbench 中的声明句柄。

class env extends uvm_env;my_component m_my_component;my_param_component #(.ADDR_WIDTH(32), .DATA_WIDTH(32)) m_my_p_component;function void build_phase( uvm_phase phase );m_my_component = my_component::type_id::create("m_my_component", this);m_my_p_component = my_param_component #(32, 32)::type_id::create("m_my_p_component", this);endfunction: build task run_phase( uvm_phase phase );my_seq test_seq;my_param_seq #(.ADDR_WIDTH(32), .DATA_WIDTH(32)) p_test_seq;test_seq = my_seq::type_id::create("test_seq");p_test_seq = my_param_seq #(32,32)::type_id::create("p_test_seq");// ....endtask: run