搭配电感拓扑，利用小讯号MOSFET降低电源转换功耗

现代的电子装置设计须提供多个不同的直流(DC)电压，导致内部电路须透过升压与降压方式转换电压，为装置中负责不同功能单元供电;其中，在高效率DC-DC电源转换设计方面，以电感为基础的转换拓扑，以及应用于各种开关的金属氧化物半导体场效电晶体(MOSFET)已变得相当重要。

电感拓扑改善DC-DC转换效率

以新一代小讯号MOSFET为例，具有低汲极(Drain)/源极(Source)导通电阻(RDSon)和良好的开关性能，并采用小型扁平封装，开启中功率开关模式DC-DC转换的应用新领域。儘管高效率电源亦可采用整合型方案，但系统厂考量设计灵活性和成本，仍广泛使用外部功率开关。

由于电荷帮浦等应用常受到低电流的限制，对高输出功率和高效率电压转换器而言，最佳解决方案是采用电感拓扑，只须稍加改动便可实现升压、降压或升降压转换器。图1是一个简单的DC-DC降压转换器电路图，相较于线性稳压器，该电路在理想元件应用中具有100%的转换效能;不过，导通电阻不等于0欧姆(Ω)，且电晶体开关将产生损耗与花费时间，电感因具有来自绕组导线的欧姆电阻，其磁芯也会增加损耗。

 

 

图1 DC-DC降压转换器架构图

磁芯损耗係来自磁场变化引起小磁域运动而造成的，核心材料的迟滞愈厉害，损耗相对提高;另涡流也会导致电感磁芯损耗，因磁场变化将形成电流环路，使铁磁性材料变热。对高频开关来说，线路上的电流不再占据整个线路截面，反而偏向于贴近线路表面，这就是着名的集肤效应(Skin Effect)，将增大电阻损耗。

此外，输出电容具有剩余电阻，也会导致电能损耗和温度上升，因二极体(Diode)最终会产生正向电压损耗和反向电流损耗。在现实条件下，这些机制与实际情况会使DC-DC转换器效率降至75?98%之间。

模拟与实作高效率DC-DC降压设计

以图1的DC-DC降压设计为例，Q1为P通道MOSFET，做为高端开关用途，当MOSFET开启时，L1电感上的电流线性增大：ΔIL=(ton/L1)×(VIN×VOUT)。假设VOUT恆定，开关打开时，电流持续流经二极体D1，当正向电压VF对地时，D1阴极为负，电流以线性方式下降，C2缓衝输出电压值愈大，涟波愈小。

图2则表示SPICE(Simulation Program with Integrated Circuit Emphasis)模拟，高端开关整合P通道MOSFET，电源V1对其供电，电感值则选定为68μH，输出电压采用10μF电容进行滤波;萧特基二极体(Schottky Diode)D1做为续流二极体。此外，N通道驱动器MOSFET Q2则透过3.3伏特(V)高位準(V2)方波发生器，从而实现开关动作。本例中，开关频率为100kHz，并在输出端连接一个10欧姆的负载电阻。

 

 

图2 DC-DC降压转换器SPICE模拟图

图3係模拟结果，当Q1开启时，流经电感的电流IL1表现出线性增大，开关节点电压VSW几乎等于输入电压;当Q1关闭时，流经电感的电流下降，开关号转为300毫伏特负电压，即萧特基二极体的正向电压，输出电流为叁角波形的平均值，约为330毫安培(mA)，输出电压VOUT在大约3.25伏特处保持稳定。

 

 

图3 DC-DC降压转换器电流、开关节点及输出电压模拟数据

该例中，电流在整个开关週期内流经电感，这种模式称为DC-DC转换器的持续模式，输出电压计算公式如公式1、2;电感电压计算方法如公式3：

VL=L×(dIL/dt)。。。。。。(1)

VL=L×(ΔIL/Δt)。。。。。。(2)

ΔIL=VL/L×Δt.。。。。。(3)

电感储存的电量则以公式4表示：

E=L/2×I2.。。。。。(4)

对于开关关闭时的静态模式而言，电感增加的电量须等于开关打开时损耗的电量，忽略开关和二极体正向电压的RDSon损耗，即可得出计算ΔIL的公式5：

ΔIL=VIN–VOUT)×ton=VOUT×toff

VOUT/VIN=ton/(ton+toff)= ton/T.。。。。。(5)

其中，T为週期时间，工作週期为D=ton/T、VOUT=VIN×D;本例中，VOUT= 4.5V×(7.2/10)=3.24V。极端情况下，若工作週期为1，则开关始终关闭且输出电压等于输入电压;工作週期小于1，则输出电压的下降多少取决于工作週期係数D。

此时，电流涟波如公式6所示：

ΔIL=(VIN–VOUT)/L×ton.。。。。。(6)

本例的数值为ΔIL=(4.5V–3.24V)/ 68μH×7.2μs=133mA。

电感拓扑可轻易变换升/降压设计

事实上，以电感为基础的DC-DC降压转换器，只须稍为更改拓扑结构，降压转换器亦可成为升压转换器。如图4为一个简单的DC-DC升压转换器拓扑，若低端MOSFET Q1关闭，则电感上的电流会增大，可由公式7计算：

 

 

图4 DC-DC升压转换器架构图

ΔIL=VIN×ton.。。。。。(7)

由于阳极接地且阴极连接至C2的正电压VOUT，二极体D1以反相模式驱动，若开关关闭，则电流IL继续流经D1至输出;若转换器在静态模式下工作，则可根据公式8、9、10计算：

ΔIL=VIN/L×ton=(VOUT–VIN)/L×toff.。。(8)

VIN×ton=(VOUT–VIN)×toff 。。。。。(9)

VOUT=VIN×(ton/toff+1)。。。。。。(10)

工作週期为D=ton/T;T=ton+toff。

等式的极端情况表示当D=0，即电晶体从未开启时，输出电压等于输入电压。这时须考虑无损耗元件，意味着二极体无正向电压，且电感无绕组欧姆电阻和先前讨论的额外损耗机制。若D接近1，则输出电压将快速上升，这对于安全运行将有重大影响，因为高工作週期会造成MOSFET汲极电压偏高。

图5表示SPICE模拟，低端开关整合采用SOT23封装的N通道MOSFET及萧特基二极体，转换器开关采用100kHz控制讯号，工作週期为0.5。至于图6表示模拟结果，其中的曲线2代表输出电压，对理想元件而言，由于工作週期为0.5，输出电压将等于输入的两倍。

 

 

图5 DC-DC升压转换器SPICE模拟图

 

 

图6 DC-DC升压转换器电流、电压模拟数据

实际上，二极体的正向电压会降低输出电压，曲线1表示N通道MOSFET的汲极电压VD，其在接地电压和VD(最大值)之间切换，可由公式11表示：

VD(max)=VIN×1/(1–D)+VF 。。。(11)

在本模拟案例中，工作週期D=0.5，VD(max)=2×VIN+VF。

小讯号MOSFET提高电路转换效率

类似DC-DC降压转换器的设计，若将萧特基二极体替换为MOSFET，同样可提高升压转换器的效能，在开关週期的电流相位中开启。图7表示同步DC-DC升压转换器的拓扑，其应用印刷电路板(PCB)架构中，采用整合恩智浦(NXP)小讯号MOSFET的DC-DC降压转换器，因该MOSFET以SOT457、SOT23、SOT223和DFN2020MD-6(SOT1220)等小型表面组装元件(SMD)技术封装，将可提供极低的导通电阻及良好开关性能。

 

 

图7 同步DC-DC降压转换器架构图

该印刷电路板拓扑亦采用凌力尔特(Linear Technology)的控制器，以两个N通道MOSFET构成开关层级，为让高端开关能通过电感连接节点，直达输入电源，必须进一步使用高于输入电压本身的控制电压。

此一额外的电压用于上级MOSFET的闸极控制，通过电荷帮浦产生，电容C25连接至开关节点、开关后的输出，并通过萧特基二极体连接稳定电压INTVCC(接脚12);INTVCC由内部5伏特低压差线性稳压器(LDO)提供。

当低端开关打开时，电容通过二极体充电，本例中，C25的一端接地，若Q2关闭、Q1打开，则充电后的电容连接至VIN，在接脚BOOST(接脚14)处，可测量电压VIN+INTVCC–VF(二极体的正向电压)。儘管此一升压设计可正确驱动高端开关，但对于电荷帮浦而言，使用低电流萧特基二极体便已足够。[!--empirenews.page--]

该设计采用的控制器还整合0.8伏特精密基準电压源，用于输出电压调节。降压转换器的输出返回至FB接脚。由R41+ R39和R38组成的电阻分压器调节输出电压，可由公式12计算：

VOUT=0.8V×(1+(R41+R39)/R38)。。。(12)

假设控制器以恆定频率工作，在高电流情况下可轻鬆控制DC-DC降压转换器的输出电压，但于低电流情况下对控制要求则升高，须大幅调整工作週期，或将控制器转换为另一种控制模式，如高负载模式。该控制器有强制连续、高负载和脉衝跳跃叁种工作模式;其中，高负载模式具有高效率优点，但涟波更大且电磁干扰(EMI)严重，最合适的模式须取决于终端应用的规格和需求。

可编程设计的开关频率范围为250k? 750kHz，频率由电阻R30决定，控制器也可将内部振盪器与外部时鐘源同步(MODE/PLLIN，接脚1)。该模式下，RC网路须与接脚2(FREQ)相连，做为锁相迴路(PLL)滤波器。

掌握电压/电流涟波设计　中功率DC-DC转换效率增

DC-DC转换器有多种应用，具备外部MOSFET级的降压转换器控制器拓扑常用于运算和消费性电子产品中。新一代系统单晶片(SoC)解决方案须用到许多独立的电源电压，以提供主机板、笔记型电脑、平板装置、电视或机上盒(STB)等装置优异的电源管理方案。

由于电源範围最高可达数百瓦，最低仅数瓦，在桌上型电脑中，DC-DC转换器须提供高达100安培的电流和130瓦功率，开关级MOSFET採用无损封装(LFPAK)或QFN 5×6封装的趋势也逐渐盛行，一般笔电和小笔电的功率需求相对较小，功耗範围为18~55瓦。开关MOSFET主要採用SO-8和QFN 3×3封装。电视、机上盒或平板电脑等消费性电子的应用，功耗要求为7~15瓦。

对于中等功率範围而言，目前可用QFN 3×3、QFN 2×2或SOT457等具有更小封装的小讯号MOSFET来替代SO-8。为达到所需的电流涟波，须仔细选择用于降压转换器的电感值。电流涟波更大，则输出电压涟波也更大;涟波增加，则电感更小、输入电压更高，若开关频率降低，则将进一步增大。

ΔIL可由下列公式13算出：

ΔIL=VIN/L×ton=VOUT/L×toff.。。(13)

其中，T=ton+toff=1/f

得到公式14：

ΔIL=(VOUT/L)×(1–VOUT/VIN)×1/f.。。(14)

此时表示L=(VOUT/ΔIL)×(1–VOUT/VIN)×1/f。在极端情况下，电路会以连续模式的极限运行，电流在再次增大之前会完全降为零，可得出公式15： ΔIL=2×I(均值)。。。。。。(15)

代换ΔIL后，L=VOUT×(1–VOUT/VIN)/2×I(均值)×f

实际上，涟波电流ΔIL一般约为最大电流的30%，输出电压的涟波不仅取决于电感和ΔIL，还与输出电容的电容值有关，电容愈大，涟波愈小。图8为流入电容的电流波形图，无损耗电容的计算方式如公式16：

 

 

图8 电容电流与时间的关係示意图

 

 

。。。。。。(16)

对于t0至t1，IC=ΔIL/ton×t;对于t1至t2，IC=ΔIL/toff×t。

电容涟波电压如公式17所示：

 

 

。。。。。。(17)

当T=ton+toff=1/f时，可进一步得出公式18：

VC_ripple=ΔIL/(C×8×f)。。。。。。(18)

此外，实际电容须考虑等效串联电阻(ESR)，因此可得出公式19：

VC_ripple=ΔIL×(ESR+1(8×F×Cout))?(19)

做为开关的MOSFET则须考虑两个损耗过程，一个是欧姆损耗，由剩余导通电阻RDSon造成;第二个损耗产生于开关瞬变。由于MOSFET并非理想的电源开关，从关闭到开启状态(或开启到关闭)仍存有短暂的导通时间。

RDSon损耗也称I2R损耗，可通过公式20计算(lout表示RMS值)：

 

 

。。。。。。(20)

其工作週期为D=ton/T，项数1+δ包含与MOSFET的RDSon有关的温度。δ典型值为δ=(0.005/℃)×(Tj–25℃)

低端开关则与其相似，由于当高端开关关闭时，同步MOSFET接通，因此I2R损耗可由公式21计算：

 

 

。。。。。。(21)

汲极电流/电压影响MOSFET开关性能

至于转变损耗，仅高端开关受此机制影响，塬因在于所採用的续流二极体(图8中的D1)已接通，它将同步MOSFET上的电压降至较小的正向电压VF，若电路不含续流二极体，则情形有所不同。MOSFET的RDSon损耗须计入本体二极体的损耗，若不使用续流萧特基二极体，则效率通常受较高的VF和本体二极体反向恢復时间的影响。

图9表示MOSFET开关性能的测试电路，包含闸极至源极CGS、汲极至闸极CDG的寄生电容。电流源IG为控制闸极，在源极另一个电流源与一个续流二极体并联，随后连接VSS，只要MOSFET为关闭状态，电流便流经该二极体。导通过程中，若电流源IG打开，CGS的电压线性上升，直至达到闸极-源极阈值电压VGS(th)。此时开始有汲极电流通过，表示MOSFET在t0阶段依然处于关闭状态。

 

 

图9 MOSFET开关性能测试塬理图

汲极电流在t1阶段上升。同时闸极电压上升，直至达到VGS(pl)。VGS(pl)通常称为MOSFET的臺阶电压。它在资料手册中一般不会明确提及，但可由塬理图中的闸极电荷与闸极-源极电压衍生出来，在详细资料手册中可找到。t0和t1阶段过后，电荷为Q0=Vpl×(CGS+CDS)。

在下一个t2阶段，汲极电压下降，闸极-源极电压VGS保持恆定，为VGS(pl)。电荷Q1以相反方向对CDS充电，Q1=VSS ×CDS。CDS有别于双极电晶体，它与米勒电容类似，且对MOSFET的开关性能有巨大影响。在t3阶段闸极电压再次增大，直到达到所需的最大闸极电压，此时电流源被截流。FET的RDSon进一步降低。闸极驱动器提供额外的电荷Q2如公式22所示：

Q2=(VGS(t4)–VGS(pl))×(CGS+CDS)。。。(22)

总电荷则为QG=Q0+Q1+Q2，对功率MOSFET而言，该电荷可轻易超过100nC，计算方式如公式23：

IG=QG/ts.。。。。。(23)

由此可见，闸极电流可经计算达到开关时间ts，若须较短的转换时间，就要使用强大的驱动器控制MOSFET，以保持较低的开关损耗。在t1阶段，MOSFET具有完全的输入电压，此时汲极电流增加;在下一个t2阶段，ID定而汲极-源极电压VDS下降，主要开关损耗均产生于这两个开关阶段;而t3阶段损耗极小，可忽略，RDSon下降到最小值，此时达到最终VGS电压。

开启时的开关损耗发生于t1和t2阶段，最主要损耗发生在t2，此时MOSFET的闸极电压保持在台阶电压V(pl)。损耗可由公式24计算：

PSW(on)=VIN×I/2×(t3+t1)×1/T?(24)

转换器的开关频率为fSW=1/T，MOSFET的关断特性与开启时类似。总开关损耗可由公式25计算：

PSW=VIN×1/T×(Imin/2×ton+Imax/ 2×toff)。。。。。。(25)

开关时间将取决于驱动器的电流驱动能力和MOSFET的闸极电阻，假设开启和关断时的驱动电流相等，则开关时间为tSW=QG/Idrive

LTC3851 tSW可由公式26估算：

tSW=QG×Rdrive/(Vdrive–VGS(th))。。。(26)

控制器的Rdrive约为2欧姆，与其有关的电压是驱动器电压INTVCC–V(th)。

小讯号MOSFET转换/散热效率俱优

显而易见，小讯号MOSFET适合中等功率DC-DC转换，若闸极-源极电压为4.5伏特，可提供15毫欧姆的RDSon，对SOT457元件而言，这是非常小的电阻，可提供更优异的电源转换效率，再加上採用铜片引线框架，让封装尺寸缩小，亦可具有良好散热性能。

图10是一张热成像照片，说明此一参考设计的DC-DC转换器PCB的输出电流为6安培，并将电压从10伏特降为1.5伏特，由于工作週期低至0.15，低端开关比高端开关散发更大的热量;而该元件的温度约为80℃，可推断结点温度Tj通常比封装表面高5?10℃，故本测试中，Tj低于90℃。

 

 

图10 内建DC-DC转换器的PCB热成像照片

高效率中等功率DC-DC转换器可採用小讯号MOSFET设计，P通道MOSFET作为高端开关，与萧特基二极体共同组成简单转换器，其中，萧特基二极体须具低正向电压，採用紧凑型扁平功率封装，若还须进一步提升效率，则要改採同步DC-DC转换器。