基于ARM处理器的MVB 2类设备研究

1引 言 　　列车需要传输大量的设备控制和旅客服务信息，随着这些信息的数量和种类不断地增长，迫切需要一种大容量，高速度的信息传输系统。为此，国际电工委员会(iec)制定了一项用于规范车载设备数据通信的标准——iec61375(列车通信网标准)，即tcn标准，该标准于1999年6月成为国际标准。目前国际上主要的tcn产品供应商是德国西门子和瑞士duagon公司，国内的株洲电力机车研究所和大连北车集团电力牵引研究所等单位进行了大量的tcn相关研究工作并取得了丰硕的科研成果。 　　tcn标准推荐在机车上层使用绞线式列车总线wtb，在下层使用多功能车辆总线mvb。mvb总线和机车中的各种电气设备相连，这些设备按性能可以分为5类，其中二类设备的主要特征是具有消息数据通信的功能。为了实现消息数据通信，需要在实时操作系统的支持下采用软件编程，利用应用程序接口api等接口来调用网络协议的各种功能，从而实现消息数据的通信。mvb 2类设备硬件核心采用arm7内核微处理器net+50作为主cpu实现系统的总体控制，采用mvbc01芯片作为mvb通信控制器实现链路层的数据处理，软件核心采用嵌入式实时操作系统nucleus plus来实现任务管理、中断管理等上层管理。2 mvb 2类设备系统硬件设计　　硬件系统设计主要包括应用处理器模块、通信存储器模块、通信控制器模块、存储器模块、pc104接口模块、物理层接口模块等几部分的设计，其中核心模块是arm处理器和mvb通信控制器mvbc01。系统硬件设计框图如图1所示。　　系统硬件各部分电路的功能和设计方法如下：2.1 应用处理器模块　　应用处理器采用arm核微处理器net+50作为核心处理器。net十50由netsilicon公司生产，属于arm7系列。 net+50处理器包括一个arm7tdmi核，32位内部总线，支持所有sram，sdram，flash，e2prom，有40个可编程i／o接口引脚，16个输入接口引脚，36个可编程中断，2个完全独立的hdlc／uart／spi串行口以及完整的以太网控制器。2.2 存储器模块　　存储器模块为arm处理器net+50正常工作时提供所需的程序存贮空间，内存空间和数据存储空间。net+50集成了内存控制器模块(memory controller mod-ule)，为存储设备提供无缝连接，系统通过配置内存控制器模块的控制寄存器和片选cs控制寄存器来实现访问相应存储器的信号和逻辑。　　本设计中选用大小为16 mb的高速sdram为系统提供内存服务，选用大小为512 kb的nvram为系统提供数据存储空间，选用大小为4 mb的flash为系统提供程序存储空间。使用arm处理器的地址线、数据线以及相应的片选、读／写、时钟线完成对存储器的寻址。2.3 通信控制器模块　　通信控制器mvbc是mvb总线上的新一代核心处理器，他独立于物理层和功能设备，为在总线上的各个设备提供通讯接口和通讯服务，可通过配置应用在符合tcn标准的1，2，3，4类设备中。mvbc把来自于mvb总线的串行化信号转换为并行的数据字节，也把需发送的字节交由串行化电路发送到传输介质上。mvbc可实现数据链路层以及一部分传输层的数据处理，并通过通讯存储器来与上层软件交互。　　本系统中mvb通信控制器采用mvbc01 asic专用芯片，符合iec61375-1国际标准。mvbc01专用芯片采用16位数据总线，提供了丰富的接口控制信号，简化了与各种宿主cpu以及通信存储器的接口设计，支持mvb协议中链路层及以下的功能。2.4 通信存储器模块　　通信存储器地址空间保存mvbc01的所有数据和信息，既可以被mvbc01访问又可以被arm处理器访问。本系统中采用两片512 kb大小的sram cy62148扩展成1 mb的寻址空间。通信存储器的寻址空间划分为4部分，分别为logical address space(la)，device addressspace(da)，service area(1 kb)和miscellany。　　通信存储器分别通过数据线，地址线和arm处理器以及mvbc01相连，从而实现数据交换和地址寻址，arm处理器、mvbc01和通信存储器的连接示意图如图2所示。　　mvbc01内部集成traffic memory controller(tmc)模块，负责控制通信存储器的访问模式，tmc与仲裁控制器和逻辑地址密切相关。tmc模块负责控制3种存储器访问模式，分别是：arm cpu访问通信存储器；arm cpu访问mvbc内部寄存器；mvbc01访问通信存储器。tmc模块还对arm处理器和mvbc同时访问通信存储器所产生的访问冲突做出仲裁。

2.5 mvb物理层接口电路模