TI系列DSP的I2C模块配置与应用

i2c总线最早是由philips公司提出的串行通信接口规范，标准i2c总线只使用两条线通信，能将多个具有i2c接口的设备连接，进行可靠的通信，连接到同一总线的i2c器件数量，只受总线最大电容400pf的限制，而且最高通信速率可以达到3.4mb/s，由于i2c接口简单，使用方便，被很多芯片采用，成为一种广泛应用的接口[1]。

dsp即数字信号处理器，是一种广泛应用的嵌入式处理器，主要应用是实时快速地实现各种数字信号处理算法，目前，国际主要的dsp供应商是ti公司，其tms32系列产品占据了dsp市场近一半的份额，为了用户能方便快捷的进行系统的开发与集成，ti公司在一些型号的dsp中集成了i2c通信模块，本文以tms320c6713为例，使用ti公司dsp开发工具ccs2.2提供的csl（chip support lib，片级支持库）配置i2c模块。

图像采集和处理是dsp应用的一个重要领域，本文结合作者开发的基于dsp的图像采集、处理系统、以cmos图像采集芯片ov7620为例，介绍dsp芯片通过i2c模块对i2c设备进行配置的过程。

1 ti公司带i2c接口的dsp

在嵌入式系统开发过程中，如果处理器没有i2c接口而系统中又存在i2c器件时，通用的办法是利用处理器的两根引脚分别模拟sda和scl信号，并利用程序模拟接口，这种方法的通用性好，灵活可靠，但是移植性差，不同型号的处理器需要不同的程序，尽管在网上能够下载到这类程序的源代码，但是进行程序移植仍会浪费开发人员大量的时间，而且使得程序变得庞大，不易维护。

为了用户能方便快捷地进行系统的开发与集成，ti公司在一些型号的dsp中集成了i2c通信模块，例如tms320c6713、tms320c6416、tms320c5509等。

tms320c6713是一款高性能浮点dsp，内部集成2个i2c接口：i2c0和i2c1。其中，i2c1的引脚与mcbsp1（multichannel buffered serial port 1，多通道缓存串口1）的引脚复用，默认情况下是激活mcbsp1，使用i2c1必须将寄存器devcfg的最低位置1[2，3]。i2c模块的结构如图1所示。
i2cdxr是发送缓存，i2cxsr是发送移位寄存器。总线上的数据送到i2cdxr之后，被拷贝到i2cxsr，按位移出，送到sda，先移出的位是最高位。i2cdrr与i2crsr分别是接收缓存和接收移位寄存器，负责将sda上的数据移入，合并成字节后，放到接收缓存，并将数据发送到数据总线。

i2c模块有5种状态会产生中断信号，作为中断源提供给dsp中断系统调用，这5种状态是：准确好发送数据、准确好接收数据、可以访问寄存器、主机没收到响应信号和总线仲裁失败。因为i2c模块能够提供中断信号，可以编制中断处理函数，中断中相应i2c事件，确保了响应的实时性。

i2c模拟还可以与edma（enhanced direct memory access，增强型内存直接访问）配合工作。当数据由i2cdxr拷贝到i2cxsr或由i2crsr拷贝到i2cdrr时，都会触发edma操作，edma会发送下一个数据或读取收到的数据。由于edma操作不占用dsp处理时间，可以大大提高dsp的运算速度，避免流水线被不停的打断，因此，如果使用i2c模块与外设进行数据量比较大的数据交换，比如，将缓存中的大量数据保存到i2c接口的flash中，可以使用edma操作，如果交换的数据量比较小，而对实时性比较高，比如，接收i2c接口传感器的采集数据，可以采用dsp中断的方式；如果交换的数据量比较小，对实时性要求又不高，比如，对i2c设备进行设置，则可以使用dsp查询状态位的方式，本文例程使用i2c模块配置ov7620，采用查询方式。

为使i2c模块正常工作，必须为其提供驱动时钟，在tms320c6713中，i2c模块的时钟由系统时钟经分频得到，如图2所示。
外接时钟为dsp系统的外接时钟，本文设计的系统时钟频率为25mhz，pll为系统的锁相环，先对外接时钟分频，再倍频，锁定时钟，然后按照不同的分频系数，分出三个时钟，供tms320c6713使用，其中的一个输出到i2c模块，i2c模块先根据ipsc的值将时钟预分频，分频后的时钟供i2c模块使用，同时，根据iccl与icch的值再将时钟分频，分别控制scl的低电平与高电平周期，scl的频率为

在配置i2c模块之前，必须配置pll。tms320c6713的i2c不支持高速模式，一般配置在标准模式下。

2 使用csl配置i2c模块

对i2c模块的控制是通过操作控制/状态寄存器组实现的。tms320c6713的寄存器映射到地址空间，可以通过地址操作直接读写寄存器，如
＃define i2cmdr0 0x01b40024
＊（volatile