当前位置:首页 > 嵌入式 > 嵌入式硬件

来源:单片机及嵌入式系统应用; 作者:江汉石油学院 吴莉莉 刘益成
摘要:主要介绍卷积编码器Vertibi译码器的基本原理。对用TMS320C54X DSP来实现Vertibi译码器中的两个主要环节——度量值更新和回溯,作了详细说明,并给出具体的实现程序。
关键词:Vertibi译码 TMS320C54X DSP 度量值 回溯 卷积编码
引言随着差错控制编码理论的完善和数字电路技术的发展,信道编码已经成功地应用于各种通信系统中。其基本做法是:在发送端将被传输的信息序更上附加一些监督码元,这些多余的码元与信息序列之间以某种确定的规则相互约束;接收端按照既定的规则检验信息码元与监督码元之间的关系,一旦传输过程中发生错误,则信息码元与监督码元之间的关系将受到破坏,从而发现错误,甚至纠正错误。按照信息码元和监督码元之间的约速方式,可以分为组码和卷积码。在GSM和IS-95中主要采用了卷积码,在每三代移动通信中,话音信号也主要采了卷积编码。卷积码的译码方法有许多种,其中最重要的就是Vertibi算法。为此,本文讨论用DSP实现Vertibi译码器的方法。

1 卷积编码器简介
卷积码是一种对付突发错误的有效编码方法,通常记作(n,k,N)。它将k个信息编码为n个比特,编码效率为Rc=k/n。N为约束长度。与分组码不同,卷积码中编码后的n个码元不但与当前段的k个信息有关,而且与前面N-1段的信息有关,编码过程中相互关联的码元为Nn个。其纠错能力随着N的增加而增大,而差错率随着N的增加而指数下降。卷积编码器的结构如图1所示。
由图1可知,卷积编码器包括两部分:一个由N段组成的输入移位寄存器,每段有k段,共有N·k位移位寄存器;n个模2和相加,其输入分别对应于n个基于生成多项式的线性代数方程组。每输入k个比特,编码器输出n个比特。在编码器复杂度相同的情况下,卷积码的性能优于分组码。

2 Vertibi译码的基本原理卷积码的译码方法主要包括Vertibi算法、Fano算法和堆栈算法等等,其中最重要的和最常用的就是Vertibi算法。Vertibi算法是一种关于解卷积的最大似然译码法。它不是在网格上依次比较所有的可能路径,而是接收一段,计算一段,保留最有可能的路径,从而达到整个码序列是一个最大似然序列。

Vertibi算法可以算法描述如下:把在时刻i、状态Sj所对应的网格图节点记作(Sj,i),给每个网格图节点赋值V(Sj,i)。节点值按照如下步骤计算:
①设V(S0,0)=0,i=1。
②在时刻i,对于进入每个节点的所有路径计算其不完全路径的长度。
③令V(Sj,i)为在i时刻,到达与状态Sj相对应的节点(Sj,i)的最小不完全路径长度,通过在前一节点随机选择一条路径就可产生新的结果,非存留支路将从网格图中删除。以这种方式,可以从(S0,0)处产生一组最小路径。
④用L表示输入编码段的数目。其中,每段为k比特,m为编码器中最大寄存器的长度。如果i<L+m,则令i=i+1,返回第②步。
一旦计算出所有节点值,则从i=L+m时刻,状态S0开始,沿网格图中的幸存路径反向追寻即可。这样被定义支路与解码输出将是一一对应的。关于不完全路径长度,硬判断决解码采用汉明距离,软判决解码采用的是欧几里德距离。软判决的特性比硬判决要好2~3dB。
(n,k,N)卷积编码器共有2 kn个状态,因此Vertibi译码器必须具有同样的2 kn个状态,并且在译码过程中要存储各状态的幸存路径和长度。Vertibi译码器的复杂程度随2 kn指数增加。一般要求n<10。

3 Vertibi译码器的DSP实现译码过程就是根据接收到的数据符号,按最大似然译码准则找出编码器在网络图上所走过的路径。Vertibi译码的处理过程如图2所示。
3.1 度量值更新
度量值的更新包括以下4个步骤

本站声明: 本文章由作者或相关机构授权发布,目的在于传递更多信息,并不代表本站赞同其观点,本站亦不保证或承诺内容真实性等。需要转载请联系该专栏作者,如若文章内容侵犯您的权益,请及时联系本站删除。
换一批
延伸阅读

嵌入式处理器是一种特殊的计算机处理器,它被设计用于嵌入到各种设备和系统中,以实现特定的功能。由于其低功耗、高性能和可靠性等特点,嵌入式处理器在许多领域都有广泛的应用,如汽车电子、工业控制、医疗设备等。本文将对嵌入式处理器...

关键字: 嵌入式处理器 嵌入式系统

2023年10月10日, [恩智浦创新技术论坛] 在深圳湾万丽酒店举行,众多工业、物联网、新能源和医疗等行业的企业出席论坛,深入交流市场趋势与行业洞察,一同讨论如何协同面对市场的机遇与挑战,共同促进未来市场的发展。米尔电...

关键字: NXP 嵌入式处理器

据业内信息报道,昨天 AMD 在 Embedded World 上宣布了其第四代 EPYC 嵌入式处理器,该处理器采用其 Zen 4 架构,旨在云和企业计算以及工厂车间工业边缘服务器中的嵌入式网络、安全、防火墙和存储。

关键字: Zen 4 AMD EPYC 嵌入式处理器

译码器(decoder)是一类多输入多输出组合逻辑电路器件,其可以分为:变量译码和显示译码两类。 变量译码器一般是一种较少输入变为较多输出的器件,常见的有n线-2^n线译码和8421BCD码译码两类;显示译码器用来将二进...

关键字: 译码器 器件 LCD

译码器(decoder)是一类多输入多输出组合逻辑电路器件,其可以分为:变量译码和显示译码两类。 变量译码器一般是一种较少输入变为较多输出的器件,常见的有n线-2^n线译码和8421BCD码译码两类;显示译码器用来将二进...

关键字: 译码器 LCD LED

通过信道编码器和译码器实现的用于提高信道可靠性的理论和方法。信息论的内容之一。信道编码大致分为两类 :①信道编码定理,从理论上解决理想编码器、译码器的存在性问题,也就是解决信道能传送的最大信息率的可能性和超过这个最大值时...

关键字: 信道 编码器 译码器

光立方由若干个二极管led灯以立方体形式搭建,4*4*4、8*8*8、16*16*16甚至更多,又由单片机、锁存器、译码器等电器元件驱动,形成立体动画效果。其中8*8*8光立方最为常见。

关键字: 光立方原理 译码器

摘 要 :智能电网以优良的性能服务于国民生产,主要依靠接入电力系统设备间的网络通信。便携式电力设备的网络通信性能测试对于智能电网的运行具有重要意义。以嵌入式处理器为核心,提出了一种智能电网设备网络通信性能的便携式测试装置...

关键字: 智能电网 嵌入式处理器 WinCE操作系统 通信 便携式测试装置 人机接口

随着对高处理能力、实时多任务、网络通信、超低功耗需求的增长,传统8位机已远远满足不了新产品的要求,高端嵌入式处理器已经进入了国内开发人员的视野,并在国内得到了普遍的重视和应用。

关键字: 32位 ARM 嵌入式处理器 调试技术
关闭
关闭