Xilinx推出针对OpenCL、C和 C++的SDAccel开发环境

完美结合业界首款架构优化编译器、库、开发板，将数据中心的单位功耗性能提高达25倍，并在FPGA上首次实现完全类似CPU/GPU的开发和运行时间体验

All Programmable 技术和器件的全球领先企业赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX))今天在2014国际超算大会 (Super Computing 2014) 上宣布推出针对 OpenCL€€、C 和 C++的S DAccelTM开发环境，将单位功耗性能提高达25倍，从而利用 FPGA 实现数据中心应用加速。SDAccel 是赛灵思 SDx€€系列的最新成员，将业界首款支持 OpenCL、C 和 C++ 内核任意组合的架构优化编译器、库、开发板完美结合在一起，在 FPGA 上首次实现了完全类似 CPU/GPU 的开发和运行时间体验。

戴尔公司平台架构与技术及 CTO 办公室执行总监 Robert Hormuth 指出：“基于 FPGA 的技术有了新的突破，能支持优化的计算应用。在戴尔服务器部署的过程中，简化编程是决定采用 FPGA 加速器的关键障碍。毫无疑问，赛灵思开辟了一条正确的道路，让开发人员能够借助一个软件环境，提高 FPGA 平台用户的生产力。”

IBM 电源开发副总裁兼 OpenPOWER 基金会总裁 (IBM vice president of Power Development and OpenPOWER president) Brad McCredie 表示：“IBM 高度赞赏赛灵思致力于实现其 FPGA 软件可编程性这一发展方向。利用 C、C++和 OpenCL 创建优化型 FPGA 加速器的高度灵活性和可靠的结果质量，能提升 IBM 为客户带来更大价值的能力。IBM 坚信 OpenCL 对提高生产力大有裨益，同时我们正在与赛灵思展开紧密合作，将该技术应用到我们的 OpenPOWER 产品设计中。”

首款针对 OpenCL、C 和 C++ 的架构优化编译器

SDAccel 的架构优化编译器相对 CPU 或 GPU，单位功耗性能提高达25倍，相对其它 FPGA 解决方案，性能和资源效率提高3倍。SDAccel 采用了已被1,000多名程序员广泛使用的基础编译器技术。SDAccel 充分利用该编译器的功能，使软件开发人员能够利用新的或现有的 OpenCL、C 和C++ 代码创建高性能加速器，并针对计算搜索、图像识别、机器学习、编码转换、存储压缩和加密等各种数据中心应用中的存储器、数据流和流水线技术进行了精心优化。

在 FPGA 上首次实现完全类似 CPU/GPU 的开发体验

借助 SDAccel，开发人员能够使用其熟悉的工作流程优化应用，而且即便之前没有 FPGA 使用经验，也能受益于 FPGA 平台的优势。集成设计环境 (IDE) 不仅可提供编码模板和软件库，而且还能对各种开发目标进行编译、调试和特性分析，如在 X86平台上仿真、使用快速仿真进行性能验证以及在 FPGA 处理器上进行本地执行等。IDE 可在数据中心用 FPGA 平台上执行应用。该平台配套提供面向所有支持开发目标的自动仪器插入功能。此外，SDAccel 还经过精心设计，使 CPU/GPU 开发人员能够轻松将其应用迁移到 FPGA 上，同时还可在他们熟悉的工作流程中维护和复用 OpenCL、C 和 C++代码。

综合全面的 SDAccel 环境包括编程器用 IDE、基于C语言的 FPGA 优化库，以及数据中心用现成商用 (COTS) 平台。

SDAccel 库包括用于高性能低功耗实现方案的内置 OpenCL 函数、DSP、视频以及线性代数库。针对特定领域加速，赛灵思联盟合作成员 Auviz Systems 提供了精心优化的 OpenCV 和 BLAS OpenCL 兼容型软件库。原有的 COTS 成员包括 Alpha Data、Convey、Pico Computing，预计2015年年初还将增加更多成员。

在 FPGA 上首次实现完全与 CPU/GPU 的运行时间体验

只有 SDAccel 能够支持带有多个程序和类似 CPU/GPU 按需可加载计算单元的应用。与 CPU/GPU 类似，SDAccel 对于 FPGA 解决方案的独特之处，在于能够保持程序转换过程中的系统正常工作。SDAccel 是业界唯一能够创建可在应用运行过程中加载新加速器内核的 FPGA 计算单元的环境。 在整个应用执行过程中，存储器、以太网、PCIe®和性能监控器等关键系统接口和功能均保持工作状态。即时可重配置的计算单元可让多个应用共享 FPGA 加速器。例如通过对运行系统编程，可支持图像搜索、视频转码和图像处理之间的切换。

供货情况

赛灵思在美国新奥尔良市举行的2014国际超算大会上实时演示了 SDAccel 产品。

该产品基于已发布的 Khronos 规范，有望通过 Khronos 一致性测试过程。

客户证言

Xilinx宣布推出针对OpnCL、C和 C++的SDAccel开发环境，将数据中心的单位功耗性能提高达25倍

戴尔公司平台架构与技术及 CTO 办公室执行总监 Robert Hormuth 指出：“基于 FPGA 的技术有了新的突破，能支持优化的计算应用。在戴尔服务器部署的过程中，简化编程是决定采用 FPGA 加速器的关键障碍。毫无疑问，赛灵思开辟了一条正确的道路，让开发人员能够借助一个软件环境，提高 FPGA 平台用户的生产力。”

IBM电源开发副总裁兼 OpenPOWER 基金会总裁 (IBM vice president of Power Development and OpenPOWER president) Brad McCredie 表示：“IBM 高度赞赏赛灵思致力于实现其 FPGA 软件可编程性这一发展方向。利用 C、C++和 OpenCL 创建优化型 FPGA 加速器的高度灵活性和可靠的结果质量，能提升 IBM 为客户带来更大价值的能力。IBM 坚信 OpenCL 对提高生产力大有裨益，同时我们正在与赛灵思展开紧密合作，将该技术应用到我们的 OpenPOWER 产品设计中。”

Keysight Technologies 公司 Keysight 实验室副总裁兼总监 Steve Newton 表示：“作为赛灵思的长期客户，我们对于赛灵思推出 SDAccel 而带来的突破性技术感到激动不已。我们非常期待使用这款产品并让我们的新一代产品受益于 OpenCL 异构计算环境。”

Alpha Datas 的 CEO Adam Smith 表示：“Alpha Data 的高性能、半长、半高 ADM-PCIE-7V3 Virtex-7 FPGA 电路板可为赛灵思面向 OpenCL、C 和 C++的 SDAccel 开发环境提供有力支持。SDAccel 与我们电路板的完美组合能够让 OpenCL 应用开发人员在数据中心数据处理、系统建模和市场分析等应用中实现最理想的单位功耗性能。”

Auviz Systems 创始人兼 CEO Nagesh Gupta 表示：“Auviz Systems 面向开发人员提供的基于 C 语言的 FPGA 优化库可与赛灵思 SDAccel 加速开发环境配合使用。Auviz 使用 SDAccel 架构优化编译器成功创建 OpenCV 库，不仅可大幅提高开发人员的生产力，同时在 FPGA 上实现了比 CPU 和 GPU 更加出色的性能。”

Convey Computer Corporation 的 CEO Bruce Toal 表示：“Convey Wolverine 协处理器与赛灵思面向 OpenCL、C 和 C++ 的 SDAccel 开发环境这样的高级编程工具配合使用，能够实现高性能的数据中心应用加速功能。基于 FPGA 的加速器可减少数据中心部署的系统平台数量并降低功耗，从而将性价比提高到新的水平。”

Pico Computing 的 CEO Jalme Cummins 表示：“Pico Computing 模块化、高度可扩展、基于 FPGA 的 HPC 系统支持赛灵思 SDAccel 加速开发环境，能为赛灵思支持的所有器件系列提供最佳性能，堪称从事成像、生物信息学、联网、学术和其它高性能计算应用的 OpenCL 开发人员的理想选择。”