强强联手打造的CCIX芯片，有什么特点

台积电与赛灵思(Xilinx)、安谋国际(Arm)、益华电脑(Cadence Design Systems)共同宣布联手打造全球首款加速器专属快取互连一致性测试芯片(Cache Coherent Interconnect for Accelerators, CCIX) ，是采用台积电的7纳米FinFET制程技术，预计将于2018年量产。

CCIX是由于电力与空间的局限，资料中心各种加速应用的需求也持续攀升，像是大数据分析、搜寻、机器学习(Machine Learning)、无线4G/5G网路连线等，全程在记忆体内运行的资料库做处理、影像分析、网路处理等应用，都能透过加速器引擎受益，使资料在各系统元件间无缝移转。

因此，无论资料存放在哪里，CCIX都能在各元件端顺利存取与处理资料，不会被资料存放的位置限制限制住，也不需要复杂的程式开发环境。

再者，CCIX可以充分运用既有的伺服器互连基础设施，提供更高的频宽、更低的延迟，以及共用快取记忆体的资料同步性，可大幅提升加速器的实用性以及资料中心平台的整体效能和效率，并降低切入现有伺服器系统的门槛，改善加速系统的总体拥有成本(TCO)。

另外，该测试芯片目的在于提供概念验证的矽芯片，展现CCIX的各功能，并证明Arm CPU能透过互连架构和芯片外的FPGA加速器同步运作。

值得注意的是，此款测试芯片是采用台积电7纳米制程，将以Arm最新DynamIQ CPUs为基础，并采用CMN-600互连芯片内部汇流排以及实体物理IP。

Cadence角色是为了验证完整子系统，提供关键I/O和记忆体子系统，其中包括CCIX IP解决方案(控制器与实体层)、PCI Express 4.0/3.0的IP解决方案、DDR4实体层、包括I2C 、SPI、QSPI在内的周边IP，以及相关的IP驱动器;且测试芯片透过CCIX芯片对芯片互连一致协定，可连线到赛灵思的16纳米Virtex UltraScale+ FPGA。

台积电指出，测试芯片预计在2018年第1季初投片，预计下半年开始出货。

赛灵思营运长Victor Peng表示，Virtex UltraScale+ HBM系列方案采用台积电第三代的CoWoS制程技术，是目前整合HBM和CCIX快取互连加速的产业标准。

Arm副总裁暨基础架构事业部总经理Noel Hurley表示，随着人工智慧(AI)与大数据(Big Data)趋势，异质化运算的需求持续攀高，这款测试芯片展现Arm最新技术与互连多核加速器如何能在资料中心环境中进行扩充，进而更快速且轻易地存取资料，促成记忆体资料的同步性。

台积电研究发展∕设计暨技术平台副总经理侯永清表示，人工智慧与深度学习将对包括媒体、消费电子，以及医疗等产业产生重大冲击，台积电的7纳米FinFET制程技术主打高效能运算(HPC)应用，可满足该市场需求。