A/D转换典型芯片ADC0809

8位8通道逐次逼近式A/D转换器，CMOS工艺，可实现8路模拟信号的分时采集，片内有8路模拟选通开关，以及相应的通道地址锁存用译码电路，其转换时间为100us左右。

1.ADC0809的内部逻辑结构

ADC 0809内部逻辑结构如图10.1所示。

图10.1 ADC0809的内部逻辑结构

图中多路开关可选通8个模拟通道，允许8路模拟量分时输入，共用一个A/D转换器进行转换。地址锁存与译码电路完成对A、B、C三个地址位进行锁存和译码，其译码输出用于通道选择。

2.芯片引脚

ADC0809芯片为28引脚双列直插式封装，其引脚排列见图10.2。

对ADC0809主要信号引脚的功能说明如下：

ü IN0～IN7—模拟量输入通道信号单极性，电压范围0-5V，若信号过小还需进行放大。模拟量输入在A/D转换过程中，其值不应当变化，对变化速度快的模拟量，在输入前应增加采样保持电路。

ü A、B、C地址线

A为低位地址，C为高位地址，模拟通道的选择信号，引脚图中为ADDA、ADDB和ADDC。其地址状态与通道对应关系见表10.2。

图10.2 ADC0809引脚排列图

表10.2选择的通道

√ ALE 地址锁存允许信号

对应ALE上跳沿，A、B、C地址状态送入地址锁存器中。

√ START 转换启动信号

START上跳沿时，所有内部寄存器清“0”;START下跳沿时，开始进行A/D转换;在A/D转换期间，START应保持低电平。本信号有时简写为ST。

√ D7～D0 数据输出线

为三态缓冲输出形式，可以和单片机的数据线直接相连。D0为最低位，D7为最高位。

√ OE 输出允许信号

用于控制三态输出锁存器向单片机输出转换得到的数据。

OE=0，输出数据线呈高电阻;

OE=1，输出转换得到的数据。

√ CLK 时钟信号

ADC 0809的内部没有时钟电路，所需时钟信号由外界提供。通常使用频率为500kHz的时钟信号。

√ EOC 转换结束信号

EOC=0，正在进行转换;

EOC=1，转换结束。

使用中该状态信号既可作为查询的状态标志，又可以作为中断请求信号使用。

√ Vcc +5V电源

√ Vref 参考电源

参考电压用来与输入的模拟信号进行比较，作为逐次逼近的基准。其典型值为+5V(Vref(+)=+5V，Vref(一)=0V)。

1. 单片机与ADC0809接口

需解决三个问题：

①要给START线送一个100ns宽的起动正脉冲，如图10.3、10.4所示;

②获取EOC线上的状态信息，因为它是A/D转换的结束标志，如图10.5所示;

③要经“三态输出锁存器”输出一个端口地址，也就是给OE端送一个输出转换得到数据的信号，如图10.5所示。

图10.3 ADC0809的部分信号连接

图10.4 信号的时间配合

图10.5　AT89S52和ADC0809的接口

AT89S52和ADC接口通常可以采用定时、查询和中断三种方式。

√ 定时传送方式

对于每种A/D转换器，转换时间作为一项技术指标，是已知的和固定的。如ADC0809的转换时间为128us。可以设计一个延时子程序，当启动转换后，CPU调用该延时子程序或用定时器定时，延时时间或定时时间稍大于A/D转换所需时间。等时间一到，转换已经完成，就可以从“三态输出锁存器”读取数据。

特点：电路连接简单，但CPU费时较多。

√ 查询方式

采用查询法就是将转换结束信号接到I/O接口的某一位，或经过三态门接到单片机数据总线上。A/D转换开始之后，CPU就查询转换结束信号，即查询EOC引脚的状态：若它为低电平，表示A/D转换正在进行，则MCS-51应当继续查询;若查询到EOC变为高电平，则给OE线送一个高电平，以便从线上提取A/D转换后的数字量。

特点：占用CPU时间，但设计程序比较简单。

√  中断方式

采用中断方式传送数据时，将转换结束信号接到单片机的中断申请端，当转换结束时申请中断，CPU响应中断后，通过执行中断服务程序，使OE引脚变高电平，以提取A/D转换后的数字量。

特点：在A/D转换过程中不占用CPU的时间，且实时性强。