CEA-Leti启动3D IC封装服务
时间：2012-02-03 03:05:00
[导读]法国研究机构CEA-Leti日前宣布，对产业界和学术界的研究夥伴推出 3D 封装平台和服务，并将之称为制造3D互连产品的‘成熟’制程技术。
CEA-Leti提供的‘Open 3D’平台涵盖了 3D 设计、布局、互连、TSV格式(TSV forma
法国研究机构CEA-Leti日前宣布，对产业界和学术界的研究夥伴推出 3D 封装平台和服务，并将之称为制造3D互连产品的‘成熟’制程技术。
CEA-Leti提供的‘Open 3D’平台涵盖了 3D 设计、布局、互连、TSV格式(TSV formation)、元件组装、可靠性测试和最终的封装。
其3D封装技术是Leti的团队在法国Grenoble的微米奈米科技中心Minatec中开发完成。该平台提供的技术包括矽穿孔(TSV)技术、晶圆微凸块、重新分配层(redistribution of layers, RDL)、焊点底层冶金(under-bump metallurgy)、暂时贴合(temporary bonding)、薄化(thinning)和剥离(debonding)等。这种Open 3D平台可用于具有大量晶粒的主动式晶圆，以及用于执行矽中介层(silicon interposer)之互连功能的被动式晶圆。
预计该服务将可应用在生命科学、医疗电子、航太、消费应用、国防和安全、基础研究等领域。
据Leti表示，新服务能让客户以少量的合格晶圆来验证其设计概念，或是依制程技术的限制去移动带有较大量合格晶圆的原型，以控制制造成本、缩短开发周期，满足客户需求。
“我们的合作夥伴将包含实验室、大学和国际研究机构，以及无晶圆厂晶片公司和利基市场制造商、系统整合业者等，”Leti CEO Laurent Malier表示。
CEA-Leti 和 ST-Ericsson 、意法半导体(ST)和 Cadence 合作开发智慧手机用的3D堆叠应用处理器Wioming，这款处理器即采用了wide I/O DRAM。而台积电(TSMC)也正在开发名为‘COWOS’的自有3DIC封装系统，‘COWOS’的全文为‘chip on wafer on substrate’。
编译： Joy Teng
(参考原文： CEA-Leti opens 3-D IC packaging service，by Peter Clarke)
CEA-Leti提供的‘Open 3D’平台涵盖了 3D 设计、布局、互连、TSV格式(TSV formation)、元件组装、可靠性测试和最终的封装。
其3D封装技术是Leti的团队在法国Grenoble的微米奈米科技中心Minatec中开发完成。该平台提供的技术包括矽穿孔(TSV)技术、晶圆微凸块、重新分配层(redistribution of layers, RDL)、焊点底层冶金(under-bump metallurgy)、暂时贴合(temporary bonding)、薄化(thinning)和剥离(debonding)等。这种Open 3D平台可用于具有大量晶粒的主动式晶圆，以及用于执行矽中介层(silicon interposer)之互连功能的被动式晶圆。
预计该服务将可应用在生命科学、医疗电子、航太、消费应用、国防和安全、基础研究等领域。
据Leti表示，新服务能让客户以少量的合格晶圆来验证其设计概念，或是依制程技术的限制去移动带有较大量合格晶圆的原型，以控制制造成本、缩短开发周期，满足客户需求。
“我们的合作夥伴将包含实验室、大学和国际研究机构，以及无晶圆厂晶片公司和利基市场制造商、系统整合业者等，”Leti CEO Laurent Malier表示。
CEA-Leti 和 ST-Ericsson 、意法半导体(ST)和 Cadence 合作开发智慧手机用的3D堆叠应用处理器Wioming，这款处理器即采用了wide I/O DRAM。而台积电(TSMC)也正在开发名为‘COWOS’的自有3DIC封装系统，‘COWOS’的全文为‘chip on wafer on substrate’。
编译： Joy Teng
(参考原文： CEA-Leti opens 3-D IC packaging service，by Peter Clarke)
下载文档
