三种立场的6名演讲者就无厂化时代的测试课题发表演讲

“STS会议1测试”刚刚开始。摄影：Tech-On!。（点击放大）
以前日本在LSI测试工作基本上是由集成器件厂商（Integrated Device Manufacturer，IDM）的测试部门承担的，与其他部门及外部委托方没什么关系。最近这种状况逐渐发生改变。其背景在于LSI的复杂化及前工序（晶圆处理）的外部委托化（即无厂化）。而且，由于被视为永久课题的成本削减要求不断增强等缘故，这一势头丝毫没有平息的意思。

12月7日，“Semicon Japan 2011”（12月7日～9日在千叶县幕张MESSE举行）”举行了“STS会议1测试：畅谈测试技术的现状与未来!成本和质量管理”研讨会，半导体厂商、LSI测试仪厂商及测试受托企业等与试测相关的三方登台演讲。6名演讲嘉宾分别演讲25分钟后，还设置了“公开讨论”环节。其中颇受瞩目的是由6名演讲者回答主持人提出的问题。演讲者从各自立场出发做了精彩发言，虽然活动时间很短，但内容颇为充实。

主持人由专业测试公司Tera Probe的椛田和雄担任。首先提出了通过事先向预约听讲者询问后引起兴趣的人最多的两个问题。一个是“如何制定从设计到测试的方案”。另一个是“在测试方面如何在自主实施与外部委托之间取得平衡”。每个问题安排了3名演讲嘉宾来做答。

首先，在“设计到测试的方案”方面，由半导体厂商瑞萨电子的加贺博史、LSI测试厂商爱德万的植田基夫，以及测试服务提供商台湾京元电子(King Yuan Electronics)的梁明成三人阐述了看法。瑞萨的加贺谈到了DFT（Design For Testability，可测试设计）。据他介绍，已经有很多DFT技术实现实用化。但是，从中选择哪些技术相组合才好，则因芯片不同而异。从这一意义来说，“DFT已进入集成技术尤为重要的时代”（加贺）。

爱德万的植田作为测试厂商介绍了为与设计方协调一致而采取的举措。比如，为了能够使Verilog-HDL的逻辑模拟数据（VCD）直接在LSI测试仪上使用，准备了“数据包序列”。只要遵守测试仪的硬件规定并准备模拟数据，基本上都可直接读入LSI测试仪。另外，还准备了不合并两个测试程序即可直接同步运行（两个测试程序在1台LSI测试仪上同步执行）的机制。

京元电子的梁明成就测试成本列出了耐人寻味的数据。据他调查，即使缩短每项测试，整个测试的成本也基本不会变化。在其展示的图表中，每项测试的时间无论是不变、缩短10％、20％还30％，整个测试的成本也几乎相同。而增加可同时测试的芯片个数则可为削减整个测试的成本做出大贡献。但是，同时测试的个数如果增加过多，测试仪的硬件等成本也会随之上升。梁明成表示，同时测试的个数目前以8个或4个为最佳。

在第二个问题即“自主测试VS外部委托”方面，由半导体厂商东芝的浦田浩司、LSI测试仪厂商泰瑞达（Teradyne）的梅永敬、后工序（组装和测试）受托企业美国安可科技（Amkor Technology）的Michael Rutigliano三人发表了看法。东芝的浦田介绍了自主测试和委托测试各自的好处。自主测试的优点有三个：（1）使用同一家测试仪厂商的测试仪的情况较多，无论样品芯片还是量产芯片都可利用相同的测试程序来测试。（2）故障分析容易。（3）无需向委托方支持委托费，测试成本低。而通过外部委托来测试的话，其优点在于：（1）可接受一揽子服务。（2）能够在供货目的地制造及测试，可降低物流成本。（3）可根据芯片产量（测试处理量）的变化来灵活应对。

泰瑞达的梅永敬同时以自主测试和委托测试为对象，提出了三项要注意的地方：（1）委托方普遍存在熟悉电路的工程师较少的情况，因此要将应用板卡的设计做得简单些。（2）听到海外测试委托方的成本时最初大多会感到吃惊，这时重要的是要相关三方对成本进行研究。（3）改换测试程序需要花费大量成本，因此要使用全球市场上普及的LSI测试仪。

最后，美国安可科技（Amkor Technology）的Rutigliano介绍了测试服务提供商及后工序受托企业的劣势和优势。劣势方面提到的是：有的项目成本较高，合同等谈判较麻烦，其间可能会发生意外情况，等等。而在Rutigliano展示的幻灯片中，列出的优点却超过劣势的10倍，不过最重要的是，由于有大量客户帮助分担成本，因此可充分利用各种资源（设备及专家等）。比如，在产量增加时，能够立即确保大规模的设备。另外，即使是自己公司内部几乎无应用经验的技术，也有不少测试服务提供商及后工序受托企业拥有相应测试能力。2.5维及3维封装的芯片及模块的测试技术就是其中一例。（记者：小岛 郁太郎，Tech-On！）