22nm以下半导体光刻工艺最大挑战将来自成本

晶圆代工大厂台积电(TSMC)资深研发副总裁蒋尚义(Shang-Yi Chiang)在日前于美国举行的ARM技术论坛(TechCon)上表示，在接下来十年以FinFET技术持续进行半导体工艺光刻的途径是清晰可见的，可直达7纳米节点；但在7纳米节点以下，半导体工艺光刻的最大挑战来自于经济，并非技术。

蒋尚义表示，他有信心半导体产业将在接下来十年找到克服7纳米以下节点技术障碍的解决方案；但也指出，新技术虽然能实现7纳米以下节点工艺芯片量产，却可能得付出高昂代价：“当工艺节点演进，我们也看到晶圆制造价格比前一代工艺增加了许多。”

在ARM技术论坛的另一场专题演说中，EDA供应商Cadence Design Systems旗下Silicon Realization部门的资深研发副总裁徐季平(Chi-Ping Hsu)，简报了半导体工艺从32/28纳米节点过渡到22/20纳米节点的工艺技术研发成本增加幅度；他举例指出，如果32/28纳米节点缩需成本是12亿美元，来到22/20纳米节点，该成本规模将增加至21至30亿美元。

至于芯片设计成本，则会从32纳米节点所需的5,000万至9,000万美元，在22纳米节点增加至1.2亿至5亿美元。徐季平并指出，在32纳米节点，芯片销售量需要达到3,000至4,000万颗，才能打平成本；但到了20纳米节点，该门槛会提高至6,000万至1亿颗。

FinFET是一种3D晶体管技术，目前正初步获得芯片制造商的采用；大厂英特尔则是将其3D晶体管技术称为“三栅极(tri-gate)”，业界预计该公司将在今年底推出采用3D晶体管技术所生产的22纳米芯片样品。

蒋尚义表示，22纳米节点会是半导体产业采用平面晶体管技术(planar transistor)的最后一个世代：“在此之后，该技术就会功成身退。”