Intel：EUV技术的发展可能赶不上我们部署10nm制程技术的脚步

在最近召开的SPIE高级光刻技术会议上，记者了解到了更多有关Intel与EUV光刻技术方面的新动向，据了解，Intel将EUV光刻技术应用到大批 量生产的时间点将会迟于Intel推出14nm制程产品的时间点，而且按现在的发展趋势来看，很可能连Intel的10nm制程都会赶不上！不过对其它芯 片代工厂以及内存芯片制造商而言，仍有可能赶在他们推出16/14nm制程产品时应用EUV光刻技术.

?

资料：ASML去年在SPIE2010上公布的EUV光刻机发展路线图

?

在芯片厂商准备对某等级制程的芯片产品进行大量商业化生产之前，通常需要进行试产确保制程技术不出现问题，而在试产之前则必须确定所用的设计准则（design-rules (DR)所谓设计准则指的是由半导体厂商提供给芯片设计方的一系列制程技术参数，如最小线宽，最小线间间距等，芯片设计方可以将这种设计准则与自己设计的电路图型进行比对，以确保制造时不会出现问题。 ）Intel在制程微缩方面一直走在世界前列，其32nm制程产品已经在量产投入，22nm制程产品则已经在小批试产，而14nm制程所用的设计准则则已经制定完毕（2013年将投入量产），预计10nm产品将在2015年实现量产。

?

Sam Sivakumar

在尼康最近举办的LithoVision会展仪式上，Intel高管Sam Sivakumar透露称其14nm制程产品的设计准则使用的是基于四重成像的193nm液浸式光刻技术 (193i-QP)，而其10nm制程节点(实际线宽为20nm，线节距40nm)所用的设计准则则会在2013年早些时候确定下来。他表示：“这样一来，量产化的EUV光刻机恐怕很难赶在我们的10nm制程设计准则确定的时候出现.”虽然有可能出现EUV翻盘的情况，但这样的可能性现在看来很小。Sivakumar称：“如果想用上EUV光刻机我们需要重新设计制程的设计准则，因为要想把193nm液浸式光刻所用的设计准则套用到EUV光刻上显然是不可能的。”

谈到在22nm节点制程上分别应用EUV和193nm液浸式光刻技术（以下简称193i）的拥有成本(COO:Cost of Ownership)方面,日本东电电子公司(TEL)的Hidetami Yaegashi给出的数据则显示193i+双重成像（193i+DP）技术的应用成本要比产出量为150片/小时的EUV光刻机更少，相比60片/小时的EUV光刻机则会低上一半。

目前EUV光刻技术在光源，光阻有关的技术方面似乎遇到了很大的麻烦，EUV光刻机厂商似乎过分相信自己的实力了。

另一方面，在SPIE高级光刻技术会议召开不久，比利时的IMEC公司便宣布他们购买的ASML NXE3100 预产型EUV光刻机已经安装完成，值得注意的是，IMEC的发言人表示明年EUV光刻机的产出量才有可能提升到60片/小时的水平。另外，他还表示NXE3100 EUV光刻机的杂散光缺陷(flare)比例仅为4%，比ASML先前的EUV alpha-demo-tool机型的8-10%有较大的改善。(由于杂散光缺陷所占的比例随光波波长平方的倒数增长，而EUV光刻的光波波长极小，因此杂散光缺陷比例是EUV光刻机的重要技术指标之一。 )

?

会上台积电研发副总裁蒋尚义表示：“大多数人都觉得摩尔定律快要走到头了，而我们未来十年内能否继续沿着摩尔定律的路线走下去则要靠你们了！”最大的问题在财力支持方面，而不是技术上的。他解释说：“在晶体管和互联技术的开发方面，我们并不会遇到严重的障碍，而光刻方面的成本花费则会是今后10年内阻挡摩尔定律的最大障碍之一.”根据台积电的成本分析数据显示，在14nm节点及以上等级节点，产出量达100-150片/小时的EUV光刻工具其拥有成本可小于193i-DP光刻方案。

凸版光掩膜公司的副总裁Franklin Kalk在接受SemiMD网站记者采访时则表示，光刻技术的发展会继续实用主义路线，他比喻EUV光刻技术的发展状况时，风趣地说：“我们坐的飞机不会摔在地上，我觉得我们可以安全着陆。不过我们也许需要一点反推力，这样着陆时就不会偏离跑道。另外，我们可能会单轮着地，所以飞机在平稳着陆前可能会蹦两蹦...”

?