65nm工艺下的漏电耗能削减25％，LSI证实台积电低功耗的效果

台积电（TSMC）发布消息称，美国LSI验证了该公司低功耗技术“PowerTrim”的效果。LSI公司利用台积电65nm低功耗（LP）工艺制造的芯片，漏电耗能较原来削减了25％。

PowerTrim是台积电获得美国Tela Innovations独家专利授权后向顾客提供的技术。在不影响芯片工作速度及面积的条件下，通过增加非关键路径（Critical Path )上的晶体管栅极长度来控制栅极泄漏电流。该公司表示，其效果大于原来采用的对非关键路径上的晶体管设置高阈值电压的方法。

PowerTrim是作为OPC（光学接近修正）流程的一环实施的。可与多阈值电压（Multi-Vth）技术及体偏置（Body Bias）技术等其他低功耗技术一同导入。（记者：大下 淳一）