探秘Altera 2012变革所在

近年来，半导体技术发展迅速，依照摩尔定律每18个月就会出现新工艺节点，其晶体管密度更高，速率更快，而功耗更低。当前，在28 nm，芯片容量足以实现整个系统，节省了功率元件和商用存储器。但是，工艺工程师、电路设计人员、芯片设计人员和规划人员必须一起协同工作，才能在越来越困难的技术环境中进一步提高系统性能和能效。
这种变化对整个半导体行业产生了深远的影响，推高了工程成本，增加了风险，大部分系统开发人员很难使用专用芯片系统(SoC)。这同时也改变了FPGA企业的本质及其与用户的关系。
在新的制程中，FPGA通常是最先被采用， 验证和优化该工艺的器件之一。例如，Altera于2011年初在其定制28nm FPGA系列中开始发售功能强大、复杂的器件，采用了TSMC的高性能28nm工艺。这需要在前十代产品节点与代工线共同工作所累积的经验基础上，进一步展开密切合作。双方在工艺工程、晶体管设计和电路设计方面进行协作，才能够交付FPGA产品，尽快发挥新工艺节点在整个工艺周期中的固有优势。
但是，对新技术节点的需求已经超出了电路设计能力，在芯片级甚至是系统级影响设计选择。例如，考虑高速串行接口。Altera现在通过工艺、器件和电路创新，发售了Stratix V FPGA，它具有可高度灵活配置的28 Gbps收发器。但是，在当今以系统为导向的环境下，只有业界最快的集成收发器还远远不够。串行链路需要速度足够快的控制器才能够跟上收发器。控制器需要速度很快的片内总线、容量足够大速度足够快的缓冲以支持它们。所有这些模块必须满足能耗要求，具体取决于系统，其应用以及使用模式。
Altera公司总裁兼CEO John Daane
相应的，Altera收发器技术必须提供多种选择。一些选择是在电路级——设计了不同版本的收发器工作在不同速率上，提供不同等级的能耗。从定制28-nm系列中选择芯片，系统设计团队在收发器速率和能耗上满足了自己的系统要求。
其他决定是在模块级。PCI Express Gen3或者DDR3等对性能要求很高、对功耗要求很严的控制器必须在可编程单元中实现，还是在固定硬件中实现?这类模块应该连接至可编程架构，还是硬线连接的系统总线，还是都需要连接?答案取决于具体应用。
高速串行链路并不是唯一的实例。当今的很多系统设计包括FPGA以及一个甚至多个32位嵌入式处理器。规划人员应该购买CPU作为专用标准产品IC或者高级控制器，还是在FPGA中实现CPU?如果是后者，他们应该使用可编程架构中的软内核，还是选择Altera SoC FPGA等支持硬核ARM处理器的FPGA?那么，规划人员应该怎样划分设计才能实现带宽最大的数据流，例如，在高速缓存、DRAM控制器以及加速器之间，而不用跨过芯片边界?这些答案还是取决于具体应用。不论对于FPGA供应商有多么方便，都没有适用于所有用户的一个统一解决方案。
Altera不可能通过采用一种工艺几种不同容量和引脚输出的一个芯片设计来服务于用户。为能够满足不同应用的需求，FPGA系列必须提供收发器设计选择;实现接口控制器;内部存储器模块容量、速度和功耗;内部总线结构;实现CPU;以及很多其他因素。
而大部分系统设计无法承受ASIC的成本：一个芯片设计仍然需要服务于很多用户。解决这一难题的唯一方法是Altera深入了解用户的系统设计，找到最能满足应用需求以及市场规模的共性领域。这是一个细致而又需要大量知识的过程，使我们能够进一步贴近用户的设计团队。
多年以来我们与Altera关键用户密切合作——具有很深的专业应用知识并且非常熟悉FPGA的设计团队。而今天在我们与用户之间打开了另一空间：专用解决方案领域。2012年，很多非常具有竞争力的系统设计团队将会高度专业化。他们在建立产品竞争优势上非常专业，但是依靠硅片供应商来提供他们使用的系统平台。这类设计团队还需要全套的专用知识产权(IP)内核以及自动IP装配工具，例如Altera的Qsys等。或者，他们还需要完整的参考设计。随着设计团队的日益专业化，逐步由他们的硅片合作伙伴来承担大部分系统设计职责。
那么，这就是Altera在2012年的变革所在。我们继续在28 nm以及后续节点与代工线伙伴合作，不断在工艺、器件和电路上实现创新，保持我们在硅片和电路上的技术领先优势。同时，我们与用户密切合作，确保交付非常符合他们的功耗、性能和成本特殊需求的产品。我们继续深入理解各种专业应用，从而能够交付有助于用户加速其设计规划实施的IP和参考设计。如果 Altera的领先优势意味着用户的领先优势，那么所有这一切都是必要的。