东芝用Synopsys IC Compiler设计90nm SoC

时间：2006-09-02 09:53:34

手机看文章

扫描二维码
随时随地手机看文章

[导读]美国Synopsys宣布，东芝使用该公司自动布局设计工具“IC Compiler”开发的数字家庭网络无线通信SoC已经送厂生产（新闻发布）。关于这一应用案例，东芝已经在Synopsys于43rd Design Automation Conference（DAC 2006）

美国Synopsys宣布，东芝使用该公司自动布局设计工具“IC Compiler”开发的数字家庭网络无线通信SoC已经送厂生产（新闻发布）。关于这一应用案例，东芝已经在Synopsys于43rd Design Automation Conference（DAC 2006）上举办的“IC Compiler用户论坛”上做过报告。

这一SoC就是90nm工艺制造的“TC90515XBG”，配备2个该公司的可重构处理器内核“MeP”。相当于“TC90505XBG”的后续型号，性能更高。

此次的SoC具有200MHz和80MHz共2个工作模式以及3个测试模式。这些模式的同时优化可使用IC Compiler来完成。通过使用IC Compiler，使得东芝在保持时间的修正和过剩设计余量的削减两方面均获得了很大进展。同时还成功地减小了芯片的漏电电流。比如将高Vth单元的利用率提高到了82％。另外，电源Grid的IR Drop的最小值为25mV。

在新闻发布中，东芝的古山透（半导体产品公司半导体研究开发中心主任）和吉森崇（半导体公司设计技术总监）做了介绍。“通过使用IC Compiler和Galaxy设计平台，大大缩短了开发周期。使用IC Compiler之后，各设计工序中使用的库和限制条件只需一种即可，各工序可一个使用环境下执行。IC Compiler的执行结果与基于PrimeTime SI的SignOff解析结果间的相关性很高，对设计的进程做出了贡献”（吉森）。

另外，东芝在此次的SoC开发中还使用了Synopsys的DFT工具“DFT Compiler MAX”。通过使用该工具的适应性扫描技术，缩短了芯片的测试时间，同时还削减了开发成本。