ST 28奈米FD-SOI研发取得新突破 将应用该制程技术

 FD-SOI技术平台包括全功能且通过硅验证的设计平台和设计流程。技术平台包括全套的基础程式库(标準单元、记忆体产生器、 I/O、AMS IP以及高速介面);设计流程适合开发高速的高效能元件。

21ic讯 意法半导体(ST)近日宣布其在28奈米 FD-SOI技术平台的研发上又向前迈出一大步，即将在位于法国Crolles的12吋(300mm)晶圆厂导入该製程技术，这证明了意法半导体以28奈米技术节点提供平面完全空乏型(planar fully-depleted)技术的能力。在实现极其出色的绘图、多媒体处理性能和高速宽频连接功能的同时，而不牺牲电池的使用寿命的情况下，嵌入式处理器须具有市场上最高的性能及最低的功耗，意法半导体28奈米技术的导入可解决这一挑战，满足多媒体和可携式应用市场的需求。

与传统制造技术相比，FD-SOI技术可在大幅提升性能的同时大幅降低功耗，因此ST-Ericsson选则採用意法半导体的FD-SOI技术设计未来的行动平台。

意法半导体执行副总裁、数位娱乐事业部总经理暨技术长Jean-Marc Chery表示：「在产品和技术研发领域，意法半导体在很久以前就开始探索新的解决方案。FD-SOI技术的导入，使意法半导体再次挤身全球最具创新力的半导体技术研发製造企业之列，后端晶圆测试证明，与传统製造技术相比，FD-SOI在性能和功耗方面具有明显优势，让我们能够在28奈米技术节点创造高成本效益的工业解决方案。ST-Ericsson的NovaThor ModAp的最大处理频率超过2.5Ghz，在0.6V时达到800 MHz，对该平台的子系统的测试证明，该技术符合设计预期，具有灵活性和宽电压範围，可支援电压和频率动态调整(Dynamic Voltage and Frequency Scaling，DVFS)。」

与制造成功同样重要的是，意法半导体发现了从28奈米 传统CMOS製程(Bulk CMOS)向28奈米 FD-SOI移植代码库和物理IP到十分简单，由于没有MOS歷史效应，用传统CAD工具和方法设计FD-SOI数位系统单晶片的过程与设计传统块状硅(Bulk)元件完全相同。

FD-SOI能够用于製造高能效的元件，必要时，动态基体偏压(dynamic body-bias)能让元件立即进入高性能模式，而在其余时间保持在低漏电流模式，这些对于应用软体、作业系统和高速缓存系统都完全透明。与传统CMOS製程技术相比，FD-SOI可实现更优异的性能及低工作电压，并拥有非常出色的能效。